Вычислительное устройство

1241 50 Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительныхкомплексах, работающих в системахуправления с высокими требованиями кскорости выполнения вычислений.Цель изобретения - расширениефункциональных возможностей устройства путем Использования четырехпортовой памяти, 1 ОНа чертеже представлена структурная схема вычислитегьного устройства.Вычислительное устройство содержит входы 1-4 операндов устройства,элементы ИЛИ 5-7, регистры 8-11, 15сумматоры 12-18, блок 19 памяти, элементы И 20-21, выход 22 результатаустройства, входы 23-26 разрешениязаписи информации устройства, тактовые входы 27-30 устройства, входы 2031 и 32 признаков операций умноже-.ния и суммы попарных произведенийустройства,Вычислительное устройство позволяет проводить, кроме двухместной 25операции умножения, четырехместныеоперации умножения и вычислениесумм попарных произведений.аНастройка устройства на реализацию команд четырехместного умноже- ЗОния и суммь 1 попарных произведенийосуществляется с помощью признаковП =а Ь с й П = T. а Ь + с й ко 4ф П . 1. тй:1торые поступают в устройство на входы 31 и 32 и коммутируют выход 22устройства с помощью элементов И 20и 2 и ИЛИ 7.Рассмотрим работу устройства привыполнении операции вычисления суммыпопарных произведений по тактам.Первый такт. тг-разрядные операнды а, Ь, с, й с входов 1-4 поступаютна входы регистров 8-11, причем числа проходят через элементы ИЛИ 5 и 6.По сигналам разрешения записи информации, приходяшим с входов 23-26,все четыре операнда записываются врегистры 8-11,Второй такт. Производятся суммирование операндов на сумматорах 12 и14 и вычитание на сумматорах 13 и 15,Результаты операций поступают с выходов сумматоров на адресные входыблока 19 памяти,Третий такт, Производится обраще -ние к блоку 19 памяти по сигналам,поступающим с входов 27-30, В блоке 234 219 памяти записаны следующие значе 2ния У = - где Х - значение адреса,4Четвертый такт. С четырех выходов блока 19 памяти поступают значения У.а+Ь 1 (а-Ь)Значения -- и - " - подаются с44первого и второго выходов блока 19 памяти на входы сумматора 16, на выходе которого получается произведение. а Ь. С третьего и четвертого выходов блока 19 памяти операнды с+6) (с-Юи -- поступают на входы.4 4 сумматора, на выходе которого получается произведение с Й . С выходовсумматоров 16 и 17 произведения поступают на вход сумматора 18, с выхода которого через элементы И 21 иИЛИсумма парных произведений аЬ++сс 1 поступает на выход 22 устройства,При выполнении четырехместногоумножения в четвертом такте произведения аЬ и сй через элементы ИЛИ .5 и 6 записываются в регистры 8 и 9.В пятом такте происходит суммирование операндов аЬ+сд и аЬ-сд. Результаты суммирования подаются напервый и второй адресные входы блока19 памяти. В шестом такте происходитобращение к блоку 19 памяти, В седь(аЬ+сс 1) (аЬ-сй)мом такте операнды ---- и4 4с первого и второго выходов блока 19памяти поступают на сумматор 16, свыхода которого через элементы И 20и ИЛИ 7 произведение аЬсй поступаетна выход 22 устройства,При необходимости, можно увеличить количество сомножителей. Дляэтого в четвертом такте на входы 3и 4 устройства подаютсясомножителие,Й, которые по сигналам, приходящимс входов 25 и 26 устройства, записываются в регистры 10 и 11,Формула изобретения Вычислительное устройство, содержащее три сумматора и блок памяти, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей путем использования четырехпортовой памяти, в него введены четыре регистра, четыре сумматора, два элемента И и три элемента ИЛИ, причем входы первого и второго операндов устройства соединены соответственно с первыми входами первого671ственногэобретениЖ,Заказ 3490/44 Тираж ВНИИПИ Госуда по делам 113035, МосквПодписно комитетаСССР и открытий ушская наб., де оектная, 4 графическое предприятие, г. Ужго роизводственн и второго элементов ИЛИ, выходы которых соединены соответственно с информационными входами первого и второго регистров, информационные входытретьего и четвертого регистров соединены соответственно,с входами третьего и четвертого операндов устройства,первый, второй, третий и четвертый входыразрешения записи информации которого соединены соответственно с входами разрешения записи информациипервого, второго, третьего и четвертого регистров, выход первого регистра соединен с входами первого слагаемого первого и второго сумматоров,входы второго слагаемого которыхсоединены с выходом второго регистра,выход третьего регистра соединен свходами первого слагаемого третьегои четвертого сумматоров, входы второго слагаемого которых соединены свыходом четвертого регистра, выходы.четырех регистров соединены соответственно с первым, вторым, третьим и четвертым адресными входами блока памяти, первый, второй, третий и 41234четвертый тактовые входы которогосоединены соответственно с первым,вторым, третьим и четвертым тактовыми входами устройства, входы признаков операций умножения и суммы попарных произведений которого соединены соответственно с первыми входами первого и второго .элементов И, выходы которых соединены с первым и 1 О вторым входами третьего элемента ИЛИсоответственно, выход которого соединен с выходом результата устройства,второй вход первого элемента И соединен с выходом пятого сумматора, 1 вторым входом первого элемента ИЛИи входом первого слагаемого шестогосумматора, выход которого соединен свторым входом второго элемента И, авход второго слагаемого - с вторымвходом второго элемента ИЛИ и выходомседьмого сумматора, входы первого ивторого слагаемых которого соединенысоответственно с первым и Вторым выходами блока памяти, третий и четвертый выходы которого соединены соответственно с входами первого и второго слагаемых пятого сумматора.