Устройство тактовой синхронизации

) 4 Н 04 Ь 7/02 ЕТ СССРОТКРЫТИЙ ея е,е Ф ПИСАНИ А ВТОРСИОМУ БРЕТЕНИ ЕТЕЛЬСТ 1 ОСУДАРСТВЕНКЫЙ КОМПО ДЕЛАМ ИЗОБРЕТЕНИИ(56) Авторское свидетельство СССРУ 617856, кл. Н 04 Ь 7/02, 1977. 4) УСТРОЙСТВО ТАКТОВОЙ СИНХРО(57) Изобретение может использоватьсяпри передаче дискретной информации иявляется дополнительным к изобретениюпо а.с, У 617856. Сокращается времяобнаружения сбоев синхронизации иповышается точность синхронизации. Ву"тройстве текущий контроль осуществляется только при возникновении аварийной ситуации и непосредственнопосле ее возникновения. Для этогосчетчики импульсов 10 и 1 с взаимнымсбросом считают сигналы коррекциифазы "Добавление" и "Вычитание" соответственно, поступающие с узла коррек.ции фазы (УК) 2. В вычитающем блоке12 показания счетчиков импульсов 10и 1 вычитаются. Определитель модуля13 находит модуль разности сигналовкоррекции. В решающем блоке (РБ) 14происходит сравнение полученного значения с порогом, Если порог не превышается, сигнал с РБ 14, поступая накоммутатор 7, не разрешает контроль.Корректирующая частота с УКФ 2 поступает на делитель частоты (ДЧ) 3 . Свыходов ДЧ 3 поступают импульсы Интегрирование, Хранение", "Сброс"и импульсы дешифрации соответственно1234984 на дискриминатор 4, накопитель 9 синхросигнала и через коммутатор 7 наДЧ 6, На другие входы дискриминатора4 и накопителя 9 синхросигнала поступает через коммутатор 7 рабочий сигнал. Дискриминатор 4 выдает знаковуюфункцию на УКФ 2, по которой он вырабатывает импульсы "Добавление","Вычитание". Накопитель 9 синхросигнала вырабатывает сигнал рассинхронизации на анализатор 8 сбоев синхроимпульсов и на УКФ 2 для быстрого вхождения в синхрониэм. Если сигнал с определителя модуля 13 превышает порог, РБ 4 вырабатывает сигнал, разрешающий контроль, по которому вместо рабочего сигнала через коммутатор 7 проходит проверочный сигнал с анализатора 8 сбоев синхроимпульсов.ил.5 О 20 25 ЗО 3540 Изобретение относится к передачедискретной информации, в частности кустройствам тактовой синхронизациимногоканальных модемов с фаэоразностной модуляцией.Целью изобретения является сокращение времени обнаружения сбоев синхронизации и повышение точности синхронизации.На чертеже приведена структурнаяэлектрическая схема устройства тактовой синхронизации.Устройство тактовой синхронизациисодержит задающий генератор 1, узелкоррекции фазы 2, делитель частоты3, дискриминатор 4, блок управления5 демодулятором, дополнительный делитель частоты 6, коммутатор 7, анализатор 8 сбоев синхроимпульсов, накопитель 9 синхросигнала, счетчикиимпульсов 10 и 11 с взаимным сбросом,вычитающий блок 12, определитель модуля 13 и решающий блок 14,Устройство тактовой синхронизацииработает следующим образом.Счетчики импульсов 10 и 11 с взаимным сбросом считывают сигналы коррекции фазы "Добавление" и "Вычитание" соответственно, после чего показания счетчиков импульсов 10 и 11вычитаются в вычитающем блоке 12 иопределитель модуля 13 находит модульразности сигн лов коррекции. При пе"реполнении какогф-либо из счетчиковимпульсов 10 (или 11) вырабатываетсяимпульс сброса на другой счетчик им"пульсов 11 (или О) . В решающем блоке 14 определяется, превышает ли величина модуля разности устанавливаемый порог. Если порог не превышается,то решающий блок 14 запрещает режим контроля и в этом случае не выдает сигнала контроля на коммутатор 7. С выхода узла коррекции фазы 2 поступа. ет корректирующая частота Е на деклитель частоты 3, в котором каждую посылку вырабатываются импульсы, соответствующие интервалам временной привязки, импульсы "Интегрирование "Хранение", "Сброс" и импульсы дешифрации. Эти импульсы поступают надискриминатор 4 накопитель 9 синхро"сигнала и через коммутатор 7 на входдополнительного делителя частоты 6.На другие входы дискриминатора 4 и накопителя 9 синхросигнала поступает входной рабочий сигнал Яр черезкоммутатор 7. Дискриминатор 4 выдаетзнаковую функцию на узел коррекции фазы 2, по которой он вырабатывает импульсы добавления-вычитания. Накопитель 9 синхросигнала вырабатывает сигнал "Строб" на вход анализатора 8 сбоев синхроимпульсов и сигнал "Рассинхронизация", поступающий на индикацию в анализатор 8 сбоев синхпоимпульсов, а также на узел коррекции фа.зы 2 для быстрого вхождения в синхронизмЕсли же порог в решающем блоке 14 превышен модулем разности сигналов коррекции, то он вырабатывает сигнал, разрешающий режим контроля. Из импуль" сов, вырабатываемых дополнительным делителем частоты 6, в решающем блоке 14 формируется сигнал, соответствующий интервалу контроля, и сигнал, определяющий периодичность следования циклов контроля, причем с выхода решающего блока 14 сигнал интервала1 О 15 Составитель В, ЕвдокимоваРедактор К. Волощук Техред И.Попович Корректор С, Иекмар Заказ 299159 Тираж 624 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д. 4/5Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 3 12349 контроля поступает на коммутатор 7, прерывающий управление от делителя частоты 3 на дополнительный делитель 6, а также выключает подачу рабочего сигнала Яр и подключает проверочный сигнал " Я точки на дискриминатор 4 и накопитель 9 синхросигнала. Проверочный сигнал "8 точки" подается с выхода анализатора 8 сбоев синхроимпульсов. В режиме контроля устройство работает по этому сигналу. После проведения цикла контроля устройство снова переходит в рабочий режим с соответствующим периодом. В результате введения постоянного анализа ситуации в канале связи исклю-о чается контроль синхронизма циклами на протяжении всего времени работы модема. В предложенном устройстве текущий контроль осуществляется только при возникновении аварийной ситуации 25 и непосредственно после ее возникновения. Это сокращает время обнаружения сбоев синхронизации, а отсутствие состояния "Контроль" при нормальной работе улучшает точность синхронизации. 84 4Формула изобретенияУстройство тактовой синхронизации по авт. св.В 617856, о т л и ч аю щ е е с я тем, что, с целью сокращения времени обнаружения сбоев синхронизации и повышения точности синхронизации, введены два счетчика импульсов с взаимным сбросом и последовательно соединенные вычитающий блок, определитель модуля и решающий блок, при этом к входам счетчиков импульсов с взаимным сбросом подключены дополнительные выходы узла коррекции фазы, а выходы счетчиков импульсов с взаимным сбросом подключены к соответствующим входам вычитаю- щего блока, выход решающего блока подключен к дополнительному входу коммутатора, управляющий вход решаю" щего блока объединен с первым входом анализатора сбоев синхроимпульсов, дополнительный выход накопителя синхросигнала подключен к второму дополнительному входу анализатора сбоев синхроимпульсов и к первому дополнительному входу узла коррекции фазы, к второму входу которого подключен дополнительный выход дискриминатора, а второй выход коммутатора подключен к дополнительному входу накопителя синхросигнала.