Устройство для контроля сбоев псевдослучайного испытательного сигнала

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК А 119) Н 04 Ь 11/08 Н 04 В 3/4 ОПИСАНИЕ ИЗОБРЕТЕНИЙ нч льство СССР 11/08, 1981.ство СССР11/08, 05.12(57) Изобр ке измерен Повышается содержит г СУДАРСТВЕННЫЙ КОМИТЕТ СССР О ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТ АВТОРСКОМУ СВИДЕТЕЛЬСТВ(71) Ленинградский электротехничкий институт связи им. проф. М.АБруевича(56) Авторское свидетеУ 1035822, кл. Н 04 ЬАвторское свидетельВ 1172056, кл, Н 04 Ь РОЙСТВО ДЛЯ КОНТРОЛЯ СБОЕВ ЛУЧАИНОГО ИСПЫТАТЕЛЪНОГО СИГетение относится к техниий в цифровых линиях связи,точность контроля. Устр-во-р 1 псевдослучайного сигнала, г-р 2 тактовой частоты, входной коммутатор 3, блок 4 интегрирования, состоящий из фильтра 5 нижнихчастот и порогового эл-та 6, основные сумматоры (С) 7 и 9 по модулюдва, 0-триггеры (Т) 8 и 1 О, блокизадержки 11 и 13, дополнительные С12 и 14 по модулю два, счетчики 15 и16 импульсов, г-р 17 меток времени,счетчик 18 меток времени, блок 19управления, КЯ - Т 20, блок 21 формирования интервалов счета, вычислительный блок 22, блок 23 индикации.Г-р 1 содержит тринадцать Р-триггеров и два С по модулю два. Г-р 17содержит кварцевый г-р и три счетчика. Блок 19 содержит дешифратор адреса, эл-т И-НЕ, эл-т ИЛИ, г-р пачекимпульсов. Блок 21 содержит два э-таИ, КЯ-Т Фиксации переполнения, эл-т)234985 ставитель В. Слепаковхред И.Попович Корректор Е. Рококо Редактор К. Волощук Тираж 624 ПодписноеПИ Государственного комитета СССРделам изобретений и открытийМосква, Ж, Раущская наб д,59 ВНИИ и 113035аказ 2 15 Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 1234985ИЛИ, КЯ-Т привязки, Р-Т, два эл-та измерения сбоев, когда лог. уровни ИЛИ-НЕ,эл-т И-НЕ, Устр-во работает напряжения на выходах Р-Т 8 и 10 изв 2-х режимах: 1) режим синхрониза- меняются в соответствии с сигналами ции, когда 0-Т 8 и 10 сброшены в ну- на входах С 7 и 9, поскольку лог. левое состояние импульсом, сформиро- уровень напряжения на выходе эл-тов ванным на выходе эл-та 6; 2) режим равен нулю, 2 з.п. ф-лы, 4 ил.Изобретение относится к техникеизмерений в цифровых линиях связи иможет быть использовано для выявления сбоев испытательного псевдослучайного сигнала, поступающего на 5вход линии связи, а также на выходелинии связи, вчастности оно предназначено для линий связи со скоростью свьппе 140 Мбит/с, в которых немогут быть использованы технические Осредства менее скоростных линий. связи и-за их недостаточного быстродействияЦель изобретения - повьппение точности контроля. 5На фигприведена структурнаяэлектрическая схема предлагаемогоустройства; на фиг, 2 - структурнаяэлектрическая схема генератора псевдослучайного сигнала; на фиг. 3 " , 20структурные электрические схемы блока управления, блока формированияинтервалов счета и генератора метоквремени; на фиг. 4 - временные диаграммы, поясняющие работу блока управления, блока формирования интерваловсчета и генератора меток времени.Устройство содержит генераторпсевдослучайного сигнала, генератор 2 тактовой частоты, входной коммута тор 3, блок 4 интегрирования, состоящий иэ фильтра 5 нижних частот и порогового элемента 6, первый основной сумматор 7 по модулю два, первый Р-триггер 8, второй основной сумма- з 5 тор 9 по модулю два, второй Р-триггер О, первый блок 1 задержки, первый дополнительный сумматор 12 по модулю два, второй блок 13 задержки, второй дополнительный сумматор 14 по модулю 40 . два, первый и второй счетчики 15 и 16 импульсов, генератор 17 меток времени, счетчик 18 меток времени, блок 19 управления, КЯ-триггер 20, блок 21 формирования интервалов счета, вычислительный блок 22 и блок 23 индикации.Генераторпсевдослучайного сигна. ла содержит П-триггеры 24"29, сумматор 30 по модулю два, 0-триггеры 31- 37 и сумматор 38 по модулю два.Блок 19 управления содержит дешифратор 39 адреса, элемент И-НЕ 40, элемент ИЛИ 41, генератор 42 пачек импульсов. Блок 21 формирования интервалов счета содержит первый элемент И 43, КЯ-триггер 44 фиксации пе реполнения, элемент ИЛИ 45, КЯ-триггер 46 привязки, 0-триггер 47, второй элемент И 48, первый элемент ИЛИ-НЕ 49, второй элемент ИЛИ-НЕ 50, элемент И"НЕ 51.Генератор 17 меток времени содержит кварцевый генератор 52, первый, второй и третий счетчики 53-55.Устройство работает следующим образом.Исследуемый сигнал в виде М-последовательности поступает на вход вход" ного коммутатора 3, который осущест вляет в данном случае преобразование из последовательного кода на входе в 2-разрядный бинарный параллельный код на своих выходах. При этом на каждом выходе входного коммутатора 3 длительность кодового импульса равна двум тактовым интервалам, причем сигнал, поступающий на вход второго основного сумматора 9 по модулю два, соответствует сигналу Яп, в первой половине предыдущего двухтактового интервала, а сигнал, поступающий на вход первого основного сумматора 7 по модулю два, - сигналу Я во второй половине предыдущего двухтактового интервала преобразования из последовательного кода на входе в параллельный код на выходе входног. коммутато"ра 3. Начало двухтактового интервала задается напряжением полутактовой частоты с выхода генератора 2 тактовой частоты. (Генератор 2 входит в состав регенерационной аппаратуры 5 исследуемой линии связи либо являет.ся специальным выделителем тактовой частоты в предлагаемом устройстве, подобным выделителям тактовой часто ты регенераторов) . 101Обозначим 8, и Я соответственно коды сигналов на выходах второго и первого Р-триггеров 10 и 8 аналогично кодам 8и 8 в первой и второй половинах двухтактового ин тервала, задаваемого напряжением полутактовой частоты с выхода генератора 2 тактовой частоты. Выразим коды1Я, и Ячерез Я, и Яи оператор задержки Х. Поскольку задержка в 20 каждом из Р-триггеров 24-29, 31-37 генератора 1 и в первом и втором бло ках 11 и 13 задержки равна двум тактовым интервалам, то оператор задержки в каждом из них выражается в 25гформе ХПредлагаемое устройство может работать в двух режимах: 1) режим синхронизации, когда первый и второй Р-триггеры 8 и 10 сброшены в нулевое ЗО состояние импульсом, сформированным на выходе порогового элемента 6; 2) режим измерения сбоев, ксгда логические уровни напряжения на выходах первого и второго Р-триггеров 8 и 10 из меняются в соответствии с сигналами навходах первого и второго основных сумматоров 7 и 9 по модулю два, поскольку логический уровень напряжения на выходе порогового элемента б равен ну лю.Получим выражение для кодов Я., и Я на выходах второго и первого основных сумматоров 9 и 7 по модулю два в первой и второй половинах двух тактового интервала в режиме синхронизации, при котором с выхода первого основного сумматора 7 на вход блока 4 интегрирования поступает непрерывный поток импульсов ошибок. Ы На выходе блока 4 интегрирования вырабатывается при этом сигнал уровня логической единицы, который сбрасывает в нулевое состояние первый и второй Р-триггеры 8 и 1 О. Указанный ы поток импульсов ошибок образуется потому, что сигнал, записанный в Р- триггерах 24-29, 31 37 генератора(2) и (3), полуподставив которое вчим выражения:Яп.(6) Мч 16Я=Я(1+Х +Х ),в которых полином+ Х" + Х " соответствует образующему полнному генератора 1 псевдослучайного сигнала в виде М-последовательности,Если псевдослучайный сигнал 8. Я вырабатывается генератором 1 со структурой обратных связей, описываемой образующим полиномом 1 + Х +бв+ Х , и не содержит сбоев, то 8ни 8 равны нулю. В этом случае на входах сброса первого и второго Р- триггеров 8 и 1 О установится напряжение логического нуля, поскольку на вход блока 4 интегрирования поступа. - ет нулевое напряжение. В результате первый н второй Р-триггеры 8 и 10 будут функционировать как блоки эаи в первом и втором блоках 1 и 13 задержки в момент включения устройства, не соответствует по структуре псевдослучайной последовательности, поступающей на вход устройства.В этом случае код сигнала 8, выражается суммой по модулю два кода 8 , на одном входе второго основного сумматора 9 и кода на выходе Р-триггера 29, который можно выразить в следующем виде8 = (ЯХ +БХ)Х, (1) где выражение в скобках соответствует коду на выходе сумматора 30 по модулю два генератора 1, которое является результатом суммирования кода ЯХ и кода ЯХ на первом и второмФ вего входах. Тогда справедливо соотно. шение:В ю 1 ФЯн 1 Яп 1 + БиХ + ЯХ, (2) Аналогично можно вычислить, что код на выходе первого основного сумматора 7 выражается в виде:Код Я является результатом задержки псевдослучайного сигнала на один такт. Поэтому, используя оператор задержки Х, можно записать соотношение:Б,Х(4)7 12349 Как показали эксперименты, при существующей отечественной элементной базе (интегральные схемы серий 100, 500 и 570 ТМ 1) могут быть построены первый и второй 15 и 16 счетчики импульсов с максимальной скоростью счевой частоты: 140, 280, 560 и 1200 МГц Поскольку разработка аппаратуры для тактовой частоты 140 МГц может быть выполнена уже известными средствами, следующей задачей является достижение быстродействия 280 и 560 МГц.Здесь ограничивающими факторами являются недостаточные максимальная скорость сдвига информации в генераторе 1 (160 МГц) и быстродействие первого и второго счетчиков 15 и 16 импульсов (220 МГц) .В предлагаемом устройстве, предназначенном для регистрации импульсов сбоев, следующих с частотой до 20 25 280 МГц и более, имеется как минимум два канала счета импульсов, На счетные входы первого и второго счетчиков 15 и 16 поступают импульсы сбоев в параллельном коде с выходов первого и второго П-триггеров 8 и 10. На 30 чало интервала счета задается автоматически по программе обработки вычислительным блоком 22, который поадресной шине посылает в блок 19 уп 35 40 равления байтовую комбинацию сигналов, вызывающую сброс первого и второго счетчиков 15 и 16 импульсов и счетчика 18 меток времени. После сня тия импульсов сброса первый и второй счетчики 15 и 16 могут переходить в режим счета. Если при этом на вход запрета блока 19 управления (т.е. на вход элемента ИЛИ 41) поступает нулевой сигнал с порогового элемента 6,то с выхода элемента ИЛИ 41 на входысброса счетчиков 15, 16 и 18 поступает также нулевой сигнал, не вызывающий сброса счетчиков, которые вэтом случае переходят в режим счета,Если же на вход запрета блока 19 управления поступает с порогового эле 50 мента 6 единичный. сигнал, то это приводит к сбросу всей накопленной информации в счетчиках 15, 16 и 18.После этого цикл накопления информации начинается сначала. Благодаряэтому единичный сбой или пачка сбоевв генераторе 1 псевдослучайного сиг 55 та не более 220 МГц. Однако для сверхскоростной цифровой связи необходимообеспечить работу устройства приследующих дискретных значениях такто 85 8нала не будет зарегистрирована как сбой передаваемого сигнала. Сброс по цепи запрета возникает также при включении питания устройства, когда в генераторе 1 псевдослучайного сигнала происходят процессы установления состояния синхронизации.Таким образом, сброс по цепи запрета позволяет исключить сбои устройства, не отражающие состояние канала связи, что повьппает точность измерений.По прошествии заданного интервала вычислительный блок 22 вырабатывает на адресной магистрали комбинацию сигналов Сдвиг , под действием которой блок 21 формирования интервалов счета запрещает счет импульсов в счетчиках 15, 16 и 18, а блок 19 управления в момент появления заднего отрицательного фронта импульса запроса информации с вычислительного блока 22 вырабатывает импульсы управления сдвигом информации, поступающие на входы управления сдвигом информации в счетчиках 15, 16 и 18 (с выходов генератора 42 пачек импульсов) . Под действием этих импульсов в счетчиках 15, 16 и 18 происходит циклический сдвиг информации. После завершения очередного такта сдвига информации вычислительный блок 22 запоминает информацию на выходах предпоследней ступени первого счетчика 15. После завершения сдвига информации вычислительный блок 22 снимает с адресной шины комбинацию, соответствующую сдвигу информации. При этом информация в счетчиках 15, 16 и 18 после полного цикла сдвига.возвращается в соответствующие каскады счета, а устройство снова переходит в режим счета импульсов сбоев и меток времени.Следовательно в памяти вычислительного блока 22 имеется информация о количестве импульсов сбоев, зарегистрированных первым и вторым счетчиками 15 и 16, и меток времени, зарегистрированных в счетчике 18 от генератора 17, Сумма показаний первого и второго счетчиков 15 и 16 дает общее количество сбоев за измеряемый интервал. Показания счетчика 18соответствуют количеству тактовых интервалов за интервал измерений.Полученная информация позволяет после обработки непрерывно получать све.дения о частости сбоев в канале, 1234985законе распределения сбоев в канале связи, наличии пачек сбоев, корреля.ции сбоев. Если импульсы сбоев следу ют через период, то на входе первого или второго счетчика импульсов 15 5 или 16 образуется один длинный импульс, что приводит к ошибкам при регистрации количества сбоев. На практике такая ситуация встречается крайне редко, поскольку в цифровых линиях связи достоверность передачи информации должна быть высока. (веро-ч ятность ошибок не хуже 10 ) и сбои происходят однократно (занимают один такт) . Для исключения ошибок регистрации в случае, если сбои занимают несколько тактовых интервалов, счет в первом и втором счетчиках 15 и 16 должен быть синхронизирован с тактовым напряжением,. поступаюшим с тактового входа генератора 1 псевдослучайного сигнала. Первый и второй счетчики 15 и 16 считают в этом случае количество тактовых интервалов, на которые приходятся поступающие с выхода первого и второго Р-триггеров 8 и 10 напряжения сбоев.увеличение тактовой частоты сигнала в линиях связи до 280 МГц требует применения рассмотренной двухканальной схемы устройства, а последующее увелиыение частоты до 560 МГц четырехканальной схемы устройства, при которой должчо быть добавлено два дополнительных счетчика и соот- З 5 ветственно изменены связи в генераторе 1 псевдослучайного сигнала в параллельном коде.Рассмотрим более подробно особенности работы блока 19 управления 40 блока 21 формирования интервалов сче. та и генератора 17 меток времени. Пусть КБ-триггер 20 установлен по входу К (фиг. 4 б) в состояние "Работа импульсом с выхода дешифратора 45 39. При состоянии адресной магистрали "Сброс" (фиг. 4 а) будет сброшен ВБ-триггер 44 фиксации переполнения, а КБ-триггер 46 привязки будет установлен в состояние 1 (фиг, чд) по 50 входу Б ближайшим импульсом меток времени (фиг. 4 в), прошедшим через элемент И-НЕ 51. После этого Р-триггер 47 будет установлен в состояние Ои (фиг 4 е) импульсом меток време" 55 ни с выхода второго счетчика 54 генератора 17 (фиг. 4 г), следующих с большей частотой, чем метки времени с выхода третьего счетчика 55 генератора 17 (фиг. 4 в) . Элемент И 48формирует напряжение сброса метоквремени (фиг. 4 ж), поступающее навходы сброса К первого, второго итретьего счетчиков 53-55 генератора17 меток времени. После прекращениякомбинации сброса начинают работатьпервый, второй и третий счетчики 5355 генератора 17, вырабатывая напряжения меток времени (фиг. 4 в и г)Когда вычислительный блок 22 вырабатывает комбинацию "Сдвиг" (Фиг. 4 а),то это приводит к формированию нулевого уровня сигнала разрешения счетапосле прихода ближайшей следующейметки времени (фиг. 4 в), Счет импульсов сбоев прекратится, в элементе И-НЕ 40 будут сформированы синхроимпульсы (фиг. 4 к), а в генераторе42 пачек начнется формирование импульсов управления сдвигом информации в счетчиках (на фиг. 4 л обозначе"ны начальные моменты формированияпачек),Р-триггер 47 блока 19 устанавливается в состояние "0" последним импульсом меток времени (фиг. 4 г) ив состояние- первым импульсомметок (фиг. 4 г) соответственно посленачала и окончания комбинации СдвигГенератор 17 меток времени прекращаетформирование импульсов меток временина время действия импульса сбросаметок времени (фиг, 4 ж) . Элемент И-НЕ40 формирует синхроимпульсы (Фиг. 4 к)нз импульсов запроса (фиг. 4 и), поступающих от вычислительного блока22. После прекращения комбинации"Сдвиг" снимается напряжение сбросаметок времени (Фиг. 4 ж), начинаетсяформирование импульсов меток (фиг. 4 ви г), разрешается счет импульсов напряжением (Фиг, 4 з) в первом и взоромсчетчиках 15 и 16 импульсов и в счетчике 18 меток времени.Если КБ-триггер 20 установлен всостояниеКонтроль по входу Б напряжением с выхода дешифратора 39,то первый и второй счетчики 15 и 16считают метки времени с выходов первого и второго счетчиков 53 и 54 генератора 17 меток времени, Посколькуначало и конец генерации меток времени определяются блоком 21 формированияинтервалов счета и синхронизированыс началом и окончанием интервала счета, то количество импульсов накоп 11 1234ленное в счетчиках 15 и 16 и 18 строго,пропорционально коэффициентам деления счетчиков 53-55 генератора 17,Так, если все счетчики десятичные, тоотношение показаний счетчиков, полу 5ченных в блоке 23 индикации, будетточно пропорционально числу 10 (илиего степеням) .Таким образом, по соотношению показаний счетчиков 15, 16, 18, получен ным на выходе блока 23 индикации,можно судить об исправности блоков15-23 устройства. Контроль исправности может выполняться автоматическив процессе работы вычислительногоблока 22,либо вручную путем заданияадресной комбинации "Контроль" спульта вычислительного блока 22 передначалом счета. Контроль исправностивсего тракта выполняется, как обычно, 011 утем генерации детерминированногосбоя в генераторе псевдослучайногосигнала передающей аппаратуры линиисвязи, Кратность интервала счета(фиг. 4 в) гарантирует точность измерения интервала времени регистрациисбоев, что способствует повышениюточности измерений, выполняемых предлагаемым устройством,Формула изобретения1. Устройство для контроля сбоев псевдослучайного испытательного сигнала, содержащее блок интегрирования, генератор псевдослучайного сигнала, генератор актовой частоты, входной коммутатор, блок управления, последовательно соединенные первый основ 40 ной сумматор по модулю два и Р-триггер, последовательно соединенные вторые основной сумматор по модулю два и Р-триггер, последовательно соединенные первые блок задержки и допол 45 нительный .сумматор по модулю два, последовательно соединенные вторые блок задержки и дополнительный сумматор по модулю два, и счетчиков, где и - число каналов обработки сигналов, последовательно соединенные генера 50 тор меток времени и счетчик меток времени, последовательно соединенные вычислительный блок и блок индикации, причем первые сигнальные входы первого и второго основных сумматоров по модулю два соединены с соответствующими выходами генератора псевдослучайного сигнала, первый выход гене 985 12ратора тактовой частоты подключен к первому управляющему входу входного коммутатора и синхронизирующим входам генератора псевдослучайного сигнала, первого и второго 0-триггеров и первого и второго блоков задержки, второй выход генератора тактовой частоты подключен к второму управляющему входу входного коммутатора,;,первый выход которого подключен к второму сигнальному входу второго основного сумматора по модулю два и к сиг.нальному входу второго блока задержки, второй выход входного коммутатора подключен к второму сигнальному входу первого основного сумматора по модулю два и к сигнальному входу первого блока задержки, выходы перво.го и второго Р-триггеров подключены соответственно к вторым входам перво. го и второго дополнительных сумматоров по модулю два, выходы которых подключены к соответствующим входам генератора псевдослучайного сигнала, выход первого основного сумматора по модулю два подключен к входу блока интегрирования, выход которого подключен к входу сброса первого и второго Э-триггеров, сигнальные входы счетчиков соединены с выходами соответствующих первого и второго В-триггеров, сдвигающие входы каждого последующего счетчика соединены со сдвигающими выходами каждого предыдущего счетчика, сдвигающий выход первого счетчика подключен к сдвигающему входу счетчика меток времени, сдвигающий выход которого подключен к сдвигающему входу последнего счетчика, адресный выход, выход запроса и вход приема синхроимпульса вычислительного блока соединены соответственно с адресным входом, входом запроса и выходом синхроимпульса блока управления, входы сброса и управления сдвигом счетчиков и счетчика меток времени соединены соответст. венно с выходами сброса и управления сдвигом блока управления, вход запре. та которого соединен с выходом блока интегрирования, синхронизирующие входы счетчиков соединеныс первым выходом генератора тактовой частоты, а сигнальные выходы первого счетчика соединены с входами магистрали ввода информации вычислительного блока, о т л и ч а ю щ е е с я тем, что, с целью повышения точности контроля, введены В 8-триггер и блок формирова 134985 14сброса меток времени которого подклю 15 следовательно соединенные дешифратор,элемент И-НЕ и генератор пачек импульсов, причем первый и второй выхо- З,ния интервалов счета, при этом выходы управления работой и контролемблока управления соединены соатветственно с К- и В-входами КЯ-триггера,выход которого подключен к входамуправления состояниями счетчиков,выход сдвига блока управления соединен с входам сдвига блока формирования интервалов счета, выходы переполнения счетчиков и счетчика меток времени соединены с соответствующимивходами переполнения блока формирова.ния интервалов счета, выход прерыва"ния, выход разрешения счета и выход чены соответственно к входу прерывания вычислительного блока, к входамразрешения счета счетчиков и счетчика меток времени и к входам сбросагенератора меток времени и блока управления, вход сброся, первый и второй входы меток времени блока формирования интервалов счета соединенысоответственно с выходом сброса блока управления и первым и вторым выходами генератора меток времени, вто. рой и третий выходы которого подключены к входам контрольных частот соответствующих счетчиков.2. Устройство по и. 1, о т л и ч я ю щ е е с я тем, чта блок уп". равления сапержит элемент Р 1 ЛИ и поды дешифратора являются соответственно выходами управления работой н кан.тралем блока управления, третий выход дешифратора, являющийся выходом сдвига блока управления, подключен к первому входу элемента И-НЕ, второйи третий входы которого являются соответственно входами запроса и сбраса блока управления, выход элемента И-НЕ, являющийся вь 1 ходом синхроимпульса блока управления, подключен к входу генератора пачек импульсов,20 35 выход которого является выходом управления сдвигом блока управления,адресным входом которого являетсявход дешифратора, выход сброса которого подключен к первому входу элемента ИЛИ, второй вход и выход которого являются соответственно входомзапрета и выходом сброса блока управления,3. Устройство па и. 1, о т л ич а ю щ е е с я тем, что блок формирования интервалов счета содержитпоследовательно соединенные первыйэлемент И, КЯ-триггер фиксации переполнения, элемент ИЛИ, КБ-триггерпривязки, 0-триггер и второй элементИ, а также первый и второй элементыИЛИ-НЕ и элемент И-НЕ, причем первыйи второй входы первого элемента ИЛИНЕ соединены соответственно с первыми вторым входами элемента ИЛИ и являются соответственно входами сбросан сдвига блока формирования интервалов счета, выход первого элементаИЛИ-НЕ подключен к входу сброса КЯтриггера фиксации переполнения, инверсный выход которого является выходом прерывания блока формированияинтервалов счета, первый вход элемента И-НЕ, второй вход которого яв "ляется первым входом меток времениблока формирования интервалов счета,соединен с выходом элемента ИЛИ, выход элемента И-НЕ подключен к входуустановки КБ-триггера привязки, прямой выход которого подключен к второму входу второго элемента И и кпервому входу второго элемента ИЛИНЕ, второй вход которого соединен спервым входом элемента ИЛИ, а выходывторого элемента И и второго элемента ИЛР 1-НЕ и входы синхронизации 0 триггера и первого элемента И являются соответственно выходами сброса иразрешения счета, вторым входом меток времени и входами переполненияблока формирования интервалов счета.