Умножитель частоты следования периодических импульсов

(71) Заявител НОЖИТЕЛЬ ЧАСТОТЫ СЛЕДОВАНИЯПЕРИОДИЧЕСКИХ ИМПУЛЬСОВ 1Изобретение относится к вычислительной технике и может быть использовано при обработке информации, представленной в виде периодических частотно-импульсных последовательностей.Известен умножитель частоты, содер 5 жаший формирователь импульсов, блок управления,. генератор тактовых импульсов, делитель частоты, регистр, счетчики, элемент И, элемент ИЛИ, ключ и одновибратор 1 .Недостатками данного умножителя являются невысокая точность умножителя и отсутствие привязки выходных импульсов к импульсам тактовой частоты.Наиболее близким к предлагаемому является умножитель частоты следования периодических импульсов, содержаший генератор тактовых импульсов, первый и второй делители частоты, первый и второйо счетчики, первый, второй и третий регистры, сумматор, блок синхронизации, схему сравнения, триггер, первый и второй элементы И и элемент ИЛИ, причем выход генератора тактовых импульсов соединенс первым входом второго элемента И, информационным входом первого делителячастоты, выход которого соединен сосчетным входом первого счетчика, а входустановки в ноль с управляюшими входамипервого и второго регистров, с входамиустановки в ноль первого и второго счетчиков, второго делителя частоты и третьего регистра, с входом установки в едини-"цу триггера и с первым входом элементаИЛИ, разрядные выходы. первого счетчикасоответственно соединены с информационными входами первого регистра, выходыкоторого соответственно соединены с первыми разрядными входамй схемы сравнения, вторые разрядные входы которой соответственно соединены с разряднымивыходами второго счетчика, а выход - свходами установки в ноль второго счетчика и блока синхронизации, с управляющимвходом третьего регистра, с информационным входом второго делителя частоты ис первым входом первого элемента И, вто94 4частоты и с первым входом первого элемента И, второй вход первого элемента Исоединен с прямым выходом триггера, авыход первого элемента И - со вторымвходом элемента ИЛИ, выход которого является выходом умножителя, выход блокасинхронизации соединен со вторым входомвторого элемента И, выход которого соединен со счетным входом второго счетчика, разрядные выходы первого делителячастоты соединены соответственно с информационными входами второго регистра,выходы которого соединены соответственно со старшими разрядами информационныхвходов первого сумматора, младшие разряды информационных входов которого соединены соответственно с информационными выходами третьего регистра, введеныдешифратор, блок привязки и второй сумматор, причем управляющий вход дешифратора соединен с выходом схемы сравненияинформапионные входы дешифратора соответственно соединены с выходами двухстарших и знакового разрядов второгосумматора и с информационными входамитретьего регистра, управляющий выход дешкфраторв соединен с управляющим входомблока синхронизации, а выходы дополнительного кода коэффициента умножения,записанного в дешифраторе, соединенысоответственно с младшими разрядами информационных входов второго сумматора,старшие разряды информационных входовкоторого соединены соответственно с выходами первого сумматора, выход генератора, тактовых импульсов соединен с управляющим входом блока привязки, выходкоторого соединен с входом устандВки вноль первого делителя частоты, в информационный вход является входом умножителя,На фиг. 1 приведена структурная схема умножителя частоты следования периодических импульсов; на фиг. 2струфурная схема дешифраторв; на фиг. 3 - структурная схема блока привязки.Умножитель частоты следования периодических импульсов содержит генератор 1 тактовых импульсов первый делитель 2 частоты, первый счетчик 3, первый регистр 4, схему 5 сравнения, второйсчетчик 6, первый элемент И 7,второйделитель 8 частоты, триггер 9, элементИЛИ 10, второй элемент И 11, блок 12синхронизации, первый сумматор 13, второй и третий регистры 14 и 15, шину 16ввода умножаемой частоты, блок 17 привязки, второй сумматор 18 и дешифратор19, содержащий элемент ИЛИ 20, элемент 3 9800 рой вход первого элемента И соединен с прямым выходом триггера, а выход первого элемента И - с вторым входом эле-мента ИЛИ, выход которого является выходом умножителя, выход блока синхрони 5 зации соединен с вторым входом второго элемента И, выход которого соединен со счетным входом второго счетчика, разрядные выходы первого делителя частоты соединены соответственно с информацйон О ными входами второго регистра, выходы которого соединены соответственно со старшими разрядами информационных входов первого сумматора, младшие разряды информационных входов которого соедине ны соответственно с информационными выходами третьегб регистра 2.Недостатками данного умножителя является невысокая точность умножения, обусловленная неравномерностью следввния выходных импульсов, а также отсутствие привязки выходных импульсов к импульсам тактовой частоты.Бель изобретения - привязка выходных импульсов к импульсам тактовой частоты д 5 и повышение точности умножения.Указанная цель достигается тем, что в умножнтель частоты следования периодических импульсов, содержащий генератор тактовых импульсов, первый н второй Зй делители частоты, первый и второй счетчики, первый, второй и третий регистры, сумматор, блок синхронизации, схему сравнения, триггер, первый и второй элементы И и элемент ИЛИ, причем выход35 генератора тактовых импульсов соединен с первым входом второго элемента И, информационным входом блока синхрониза-. ции и информационным входом первого делителя частоты, выход которого соедиао нен со счетным входом первого счетчика, в вход установки в ноль - с управляющими входами первого и второго регистров, с входами установки в ноль первого и второго счетчиков, второго делителя частоты45 и третьего регистра, с входом установки в единицу триггера и с первым входом элемента И,ЦИ, разрядные выходы первого счетчика соответственно соединены с информационными входами первого регистра, выходы которого соответственно соедине 50 ны с первыми разрядными входами схемы сравнения, вторые разрядные входы которой соответственно соединены с разрядными выходами второго счетчика, а выход - с входами установки в ноль второго 55 счетчика и блока синхронизации, с управ ляющим входом третьего регистра, с информационным входом второго делителя94 6и с информационными входами третьего регистра 15, выход элемента И 22 дешифратора 19 соединен с управляющим, входом блока 12 синхронизации, выходы элементов И 2525 дешифратора 19 соединен соответственно с младшими разрядами информационных входов второго сумматора 18, старшие разряды информационных входов которого соединены соот- ветственно с выходами первого сумматора 13, выход элемента И 28 блока 17 привязки соединен с входом установки в ноль первого делителя 2 частоты.Умножитель частоты следования периодических импульсов работает следующим образом.Тактовые импульсы периода Т с выхода генератора 1 тактовой частоты поступают через делитель 2 частоты с коэффициентом деления К, равным требуемому коэффициенту умножения умножителя, на вход счетчика 3. Спустя промежуток времени, равный периоду Т умножвемой частоты, в счетчике 3 и в делителе 2 частоты фиксируются соответственно целая и дробная части от деления количества импульсов, поступивших на вход делителя 2 частоты, на коэффициент К. Ло окончании первого периода умножаемой частоты эти результаты соответственно переносятся из делителя 2 частоты в регистр 14, а из счетчика 3 - в регистр, 4. В этот же момент устанавливаются в ноль регистр 15 и счетчик 6.Во второй. период счетчик 3 считает аналогично, а результат записанный в регистре 4, сравнивается с помощью схе мы 5 сравнения с текущим значением числа импульсов, подсчитанным счетчиком ,6, В момент совпадения кодов на входах схемы 5 сравнения на его выходе фиксируется импульс, который устанавливает в ноль счетчик 6 и через элемент И 7 и элемент ИЛИ 10 поступает на выходную шину умножителя, Если при этом элемент И 11 открыт в течение всего периода умножаемой частоты, то импульсы на выходе блока 5 появляются через интервалы времени Ыя Те,гае Я - лелея часть отношения. В результате на выходной шине устройства каждый 1-ый импульс появляется с опережением (ошибкой) не время Ф =) ф, гае ) - - араб нвя часть отношения. 5 9800 НЕ 21, элемент И 22, ) -триггер 23, блок 24 памяти константы, .элементы И 251 25 е. причем блок 17 содержит Э-триггеры 261, 262 элементы НЕ 27 И 28, выход генератора тактовой частоты 5 соединен с первым входом второго элемента И 11, информационным входом блока 12 синхронизации, информационным входом первого делителя 2 частоты и тактовым входом 3 -триггера 261 блока 17 привяз-о ки, выход первого делителя 2 частоты соединен со счетным входом первого счетчика 3, а вход установки в ноль соединен с управляющими входами первого и второго регистров 4 и 14, входами ус тановки в ноль первого и второго счетчиков 3 и 6 второго делителя 8 частоты и третьего регистра 15, входом установки в единицу триггера 9, первым входом элемента ИЛИ 10 и выходом элемента И 28 блока 17, привязки, разрядные выходы первого счетчика 3 соединены с информационными входами первого регистра 4, выходы которого соответственно соединены с пер-.2 выми разрядными входами схемы 5 сравнения, вторые разрядные входы которой соединены с разрядными выходами второго счетчика 6, а выход - с входами установки в ноль второго счетчика 6 и30 блока 12 синхронизации, управляющим входом третьего регистра 15, информационным входом второго делителя 8 частоты и первым входом первого элемента И 7, второй вход первого элемента И 7 соединен с прямым выходом триггера 9, а выход - со вторым входом элемента ИЛИ 10, выход которого является выходом умножителя, выход блока 12 синхро. низации соединен со вторым входом второго элемента И 11, выход которого со40 единен со счетным входом второго счетчика 6, разрядные выходы первого делителя 2 частоты соединены соответственно 1с информационными входами второго регистра 14, выходы которого соединены соответственно со старшими разрядами информапионных входов первого сумматора 13, младшие разряды входов которого соединены соответственно с информационными входами третьего регистра 15 первые входы элементов И 2525 р. дегшифратора 19 объединены и соединены с выходом схемы 5 сравнения, первый и второй входы элемента ИЛИ 20 дешифра 55 тора 19 соединены соответственно с выходами двух старших разрядов, а вход элемента НЕ 21 дешифратора 19 - со знаковым выходом второго сумматора 18 Коррекпия ошибки при работе умножителя происходит следующим образом. Код ДМ остатка от деления Й на К свыхода регистра 14 поступает на первый94 8Этот же сигнал поступает на информационный вход триггера 23 дешифратора 19 и фиксируетсяв триггере по переднему фронту импульса схемы 5 сравнения, поступающего на вход управления дешифратора 19.В блоке 24 памяти константы дешифратора 18 записан дополнительный И -разрядный код числа К. Код может быть записан следующим образом, Сигнал логи, ческой единицы имитируется подключением к питающей шине источника питания непосредственно или через резистор, сигналлогического нуля - подключением к шинеобщий источник питания. Выходы блока 24:памяти константы подключены ко вторымвходам соответствующих элементов И2525,. Третьи входы элементов И2525 объединены и соединены с вылходом триггера 23.Каждый иэ элементов.И 25 25управляется сигналами с выходов триггера 23 и схемы 5 сравнения, причем навыходах группы я элементов И 25, 254" Иустановится дополнительный код числа К,который поступает на первый вход сумматора 18 на время действия импульса схемы 5 сравнения только при условии, еслитекущее значение суммы остатковположительное и по величине больше илиравно К)1, По заднему фронту импульсасхемы 5 сравнения на втором выходе дешифратора 19 снова установится нулевойкод.Для определения погрешности предлагаемого умножителя частоты следуетвоспользоваться текущим значением суммы остатков на выходе сумматоров 18.Так как коррекция (эадержка на времяТО)происходит, когда Ь ЙЪ+ К 2, то нетрудноопределить максимальное опережение момента появления импульеа на выходе умножителя, учитывая что механизм коррекции еше не сработает если ЬИ = К/Я. 1,аДЬ= Т - К о т.а,Так как входы логического элементаИ 22 дешифратора 19 подключены к выходам элементов ИЛИ 20 и НЕ 21, то нетрудно заметить, что на его выходе устанавливается сигнал логической единицытолько в том случае, если текущее значение суммы остатков имеет знак плюс и поабсолютной величине больше или равно КИт. е, только если текущее значение опере-жения ЬЪ - , +То, то на выходеэлемента И 22 вырабатывается сигнал логической единицы,Этот сигнал с выхода дешифратора 19поступает на информационный вход блока12 синхронизации, приведенного в исходноесостояние импульсов схемы 5 сравненияи управляемого импульсами генератора 1тактовой частоты. Блок 12 синхронизациивырабатывает импульс длительностью То,который закрывает на время Т элементИ 1 1, запрещая прохождение на вход счетчика 6 одного импульса с выхода генератора 1 тактовой частоты. При этом выбирается накопленное опережение 171 Т)2.и вносится запаздывание ду 1 - моментаТопоявления импульса на выходе схемы 5сравнения. дф,с+ 2ТЯ,Предположим, что в регистре 14 зафиксировано число Ь Й = (К - 1) - максимальное число, которое может быть зафиксировано, Тогда по приходу следующего импульса со схемы 5 сравнения ЬМ примет значение Д 1 ч 1 = ЬЙ+ЬМ= (К 2-" ) + + (К - 1) или ЬМ = 3 Я.К - 2 Так как Ьй К 1, то произойдет задержка импуль 7 9800 вход сумматора .13, По приходу первого импульса с выхода схемы 5 сравнения этот код с сумматора 13 через сумматор 18 переписывается в регистр 15 и с выхода регистра 15 подается на второй вход Э сумматора 13. Таким образом, в течение периода умножаемой частоты сумматором 13 производится сложение остатков, причем результат увеличивается на Д)4 с приходом каждого, импульсас выхода 1 О схемы 5 сравнения.Если абсолютная величина текущего значения суммы остатков равна или превышает число К 12., то хотя бы на один из входов элемента ИЛИ 20 дешифратора 1915 поступает сигнал логической единицы, который и проходит на выход элемента.Если же текущее значение суммы остатков по абсолютной величине меньше К/2, то на выходе элемента ИЛИ 20 устанав О ливается сигнал уровня логического нуля.Вход элемента НЕ 21 дешифратора 19 подключен к выходу знакового разряда сумматора 18. Если на выходе сумматора положительное число, то на входе элемен-Э та НЕ 21 сигнал логического нуля, а на его выходе сигнал логической единицы.,Если же на выходе сумматора отрицательное число, то на выходе элемента НЕ 2" сигнал логического нуля; ЭО9 9800са на время Тр и импульс появится сопережениемЬ+= ( - ) Т -Т,ь тк-К о оилито т,Д.а.к 5Так как число К обычно требуется 7 т 2тоько - , т, е. в любом случае максиТомальное. опережение не, превышает величиныТо 2. Максимальное запаздываниеможет определиться для условия проведе Ония коррекции при минимально необходимом значении ЬЙ, т, е, при Ьй = ТК/2.В этом случае произойдет задержка навремя Т и импульс появится на выходес опозданием15ь- "к .-о=,Если же Ь КЪ К, то умой,М, ( о, т. е. максимальное запаздывание йе йревысит То(2,Следовательно, неравномерность следования импульсов умножения не превысит +То 2,В отличие от прототипа.в предлагаемом умножителе поступает на его выходчерез элемент ИЛИ 10 и выполняет всеслужебные функции (сброс, управление)импульс не со входа умножителя, а свыхода схемы привязки 17.Импульс формируется следующим обЭОразом. Как только на второй вход схемыпривязки 17 приходит очередной импульсумножаемой частоты, то на ее выход пропускается один, первый с этого моментаимпульс иэ последовательности импульсовтактового генератора 1, поступающий на35первый вход схемы. Для синхрониэирования и привязки последнего выходного импульса к концу периода умножаемой .частоты импульсы с выхода схемы 5 сравнения40поступают на счетный вход делителя 8частоты с коэффициентом К. Если на счетный вход делителя 8 частоты успело поступить К импульсов, а период умножаемой частоты еще не окончился то сигнал45с выхода делителя 8 закрывает через триггер 9 элемент И 7 и прекращает подачуимпульсов на выходную шину умножителя.Таким образом, рассмотренный умножитель позволяет по сравнению с прототипом получить выходную последователь50ность импульсов, все импульсы которойжестко привязаны к импульсам тактовойчастоты, а также уменьшить неравномерность следования выходных импульсов иповысить точность умножения55.Формула изобретенияУмножитель частоты следования периодических импульсов, содержащийгенера 94 10тор тактовых импульсов, первый и второй делители частоты, первый и второй счетчики, первый, второй и третий регистры, сумматор, бдок синхронизации, схему сравнения, триггер, первый и второй элементы И и элемент ИЛИ, причем выход генератора тактовых импульсов соединен с первым входом второго элемента И, .информационным входом блока синхронизации и информационным входом первого делителя частоты, выход которого соединен со счетным входом первого счетчика а вход установки в ноль - с управляющими входами .первого и второго регистров, с входами установки в ноль первого и второго счетчиков, второго делителя частоты и третьего регистра, с входом установки в единицу триггера и с первым входом элемента ИЛИ, разрядные выходы первого счетчика соединены соответственно с информационными входами первого регистра, а выходы последнего - соответственно с первыми разрядными входами схемы сравнения, вторые разрядные входы которой соответственно соединены с разрядными выходами второго счетчика, а выход - с входами установки в ноль второго счетчика и блока синхронизации, с управпяющим входом третьего регистра, с информационным входом второго делителя частоты и с первым входом первого элемен та И, второй вход первого элемента И соединен с прямым выходом триггера, а выход первого элемента И - со вторым входом элемента ИЛИ, выходкоторого является выходом умножителя, выход блока синхронизации соединен со вторым входомвторого элемента И, выход которого соединен со счетным входом второго счетчика, разрядные выходы первого делителячастоты соединены соответственно с информационными входами второго регистра,выходы которого соединены соответственно со старшими разрядами информационных входов первого сумматора, младшиеразряды информационных входов последнего соединены соответственно с информационными выходами третьего регистра,о т л и ч а ю щ и й с я тем, что, сцелью привязки импульсов к импульсамтактовой частоты и повышения точностиумножения, в него введены дешифратор,блок привязки и второй сумматорпричемуправляющий вход дешифратора соединен свыходом схемы сравнения, информационныевходы дешифратора соединены соответственно с выходами двух старших и знако-вого разрядов второго сумматора и с ин 11980094 12формационными входами третьего регистр- дом блока привязки, выход которого сора, управляюший выход дешифратора соеди- единен с входом установки в ноль первогонен с управляющим входом блока синхро- делителя частоты, а информационный входнизации, а выходы дополнительного кода является входом умножителя.коэффициента умножения, записанного в 5дешифраторе, соединены соответственно с Источники информациирмации,младшими разрядами информационных вхо- принятые во внимание при экспертизедов второго сумматора, старшие разряды . 1. Авторское свидетельство СССР. информационных входов которого соедине-576658, кл. Н 03 К 5/01, 1976,ны соответственно с выходами первого О 2. Авторское свидетельство СССРсумматора, выход генератора тактовых по заявке2806947/18-24,импульсов соединен с управляющим вхо- кл. 606 1 7/68, 1979 (прототип).980094 тавитель В. Гусевхред А,Бабинец СосРедактор Н. Стащишина Те Корректор О. Бил иал ППП "Патент, г. Ужгород, ул, Проектная аэ 9361/39 Тираж ВНИИПИ Государс по делам изоб 113035, Москва, Подписноеного комитета СССРний и открытий5, Раушская наб., д, 4/5