Интегратор с запоминанием

(504 С 06 ГОСУДАРСТВЕННЫЙ ПО ДЕЛАМ ИЗОБРЕТ ЕТ СССР в Г.И,ционных1983,5.06. ОМИНАНИЕМсится к областии. Целью изобрние точности вкущего значени инте фа н ирую о чер атора зая. Интегй усилиз переклю(56) Шербаков В.И., ГреэдЭлектронные схемы на оперусилителях. Киев: Техникас. 138-141.Заявка Японии У 51-178кл. С 06 С 7/18, опублик.(54) ИНТЕГРАТОР С ЗА (57) Изобретение отн вычислительной техни тения является повыш режиме запоминания т выходного напряжения счет компенсации дре ратор содержит интег тель, на вход которо чатель, управляемый сигналом с входауправления режимом работы интегратора, поступает либо входной интегрируемый сигнал, либо сигнал с выходаинтегродифференцирующего корректирующего элемента (КЭ), включенного вцепь гибкой. отрицательной обратнойсвязи, охватывающей интегрирующийусилитель. При этом в цепь гибкойобратной связи входят также дифференцирующая КЯ-цепочка, вход которойподключен к выходу интегрирующегоусилителя, а выход через усилитель -к входу КЭ и через ключ - к шине нулевого потенциала, управляющий входключа через элемент задержки соединен с входом управления режимом работы интегратора. В установившемся режиме дрейф интегратора с введеннойобратной связью значительно снижается. 1 ил.При подаче на вход 13 команды запоминания токозадающий резистор 4 подключается через переключатель 10 к выходу корректирующего элемента 7. В этот момент напряжение на его выходе удерживается на нулевом уровне вследствие замкнутого состояния ключа 9. Через интервал времени, необходимый для срабатывания переключателя 1 О, напряжение с входа 13 проходит через элемент 8 задержки и поступает на управляющий вход ключа 9. Ключ 9 размыкается, замыкая тем самым контур с гибкой отрицательной обратной связью, охватывающей интегрирующий усилитель, В этом режиме работы дрейф выходного напряжения 45 50 1 12281Изобретение относится к аналоговым устройствам, предназначенным дляинтегрирования входного сигнала и за.поминания текущего значения выходного напряжения интегратора на опреде 5ленных интервалах времени, и можетбыть использовано в устройствах автоматического регулирования.Целью изобретения является повышение точности в режиме запоминания 1 Оза счет компенсации дрейфа нуля,На чертеже представлена блок-схема предлагаемого интегратора с запоминанием.Интегратор содержит интегриРУющий 15усилитель 1, выполненный на накопительном конденсаторе 2, операционномусилителе 3 и токозадающем резисторе4, масштабный резистор 5, масштабныйусилитель 6, интегродифференцирующий корректирующий элемент 7, элемент 8 задержки, ключ 9, переключатель 10, запоминающий конденсатор 11информационный вход 12 интегратора,вход 13 управления режимом работы д 5интегратора, выход 14 интегратора,Интегратор с запоминанием работает следующим образом.При нулевом напряжении на входе13 интегратор работает в режиме интегрирования, В этом случае подлежащий интегрированию сигнал поступаетс входа 12 через переключатель 10на токоэадающий резистор 4. Проинтегрированное напряжение снимается35с выхода операционного усилителя 3и подается на выход интегратора. Вэтом режиме ключ 9 замкнут, что обеспечивает нулевое напряжение на выходе усилителя 6 и на соответствующемвходе переключателя 10. 22 Ъф интегрирующего усилителя заметно сни жается.Если постоянная времени интегрирующего усилителя равна Кист .Тиэ постоянная времени дифференцирующей КС-цепочки (резистор 5, конденсатор 11) равна К С = Т 5, передаточная функция корректирующего элемента 71+оТимеет вид 1 е 1 (р) = ---- и егоэ 1+рт,элементы выбраны таким образом, что Т,Т , Т, = Т, а коэффициент усиления усилителя 6 равен К, то при пересчете результирующего скачкообразного возмущающего воздействия на вход интегратора в виде аддитивной помехи величиной яе напряжение на выходе интегратора оказывается равнымОее,Ве 1: -1(-Е е Вь т)(тгде К =К - - - результирующий коэфо Тфициент усиления системы.Из приведенного выражения видно, что в установившемся режиме дрейф интегратора с введенной обратной связью оказывается в Кд раз меньше, чем у интегратора без обратной связи.Формула изобретенияИнтегратор с запоминанием, содер" жащнй интегрирующий усилитель, вход .которого подключен к первому входу переключателя, выход которого соединен с информационным входом интегратора, выход интегрирующего усилителя является выходом интегратора, управляющий вход переключателя подключен к входу управления режимом работы ин" тегратора, масштабный усилитель, ключ и запоминающий конденсатор, о т л ич а ю щ и й с я тем, что, с целью повышения точности в режиме запоминания за счет компенсации дрейфа нуля, в него введены элемент задержки, интегродифференцирующий корректирующий элемент и масштабный резистор, включенный между первой обкладкой запоминающего конденсатора, вторая обкладка которого соединена с выходом интегрирующего усилителя, и шиной нулевого потенциала, общий выход масштаб ного резистора и запоминающего кон3 228122 4денсатора подключен к входу масштаб-, мент подключен к второму входу пере- ного усилителя и через ключ - к шине ключателя, а управляющий вход ключа нулевого потенциала, выход инверти- соединен с входом управления режимом рующего усилителя через интегро- работы интегратора через элемент задифференцирующий корректирующий эле- держки,оставитель С.Бел ехред И.Попович орректор М.Максимишинец едактор Н.Швыдкая 71 каз 2288/5 о твенно т.ени-35 оизводственно-полиграфическое предприятие, г. Ужгоро ктная ТиражВНИИПИ Государпо делам изо113035, Москва Подпикомитета СССРоткрытийушская наб д.