Мажоритарный элемент

(71) Москови ордена Труинститут инжтранспорта 24-2(56) Пар ческой д 1981, с,Шевцо ческое р во Львовс омен агно 69. Г.А зерв ког ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙИ ОТКРЫТИЙ ОПИСАНИЕ ИЗОБ АВТОРСКОМУ СВКВВТВЛЬС 6. Бюл.В 7кий ордена Ленинадового Красного Знамени.енеров железнодорожного(54) МАЖОРИТАРНЫЙ ЭЛЕМЕНТ (57) Изобретение относится к им- пульсной технике и может использоваться в устройствах повышенной надежности, Целью изобретения является, повышение надежности мажоритарного элемента. В каждом канале ма-, жоритарный элемент содержит основной 1 и дополнительный 2 трехвходовые логические элементы (ЛЭ) И, ЛЭ ИЛИ 3 и 4, коммутирующий элемент 5, со-, гласующий элемент 6, элемент индикации 7, выходной ЛЭ ИЛИ 8 и общие для всех каналов блок 9 запуска и .синхронизации резервируемые блоки 10 - 10.3. Выполнение ЛЭ 4 показано на примере блока 4,1. Он содержит ЛЭ ИЛИ 11 и 13, цепочку инверторов 12. Количество инверторов определяют требуемой величиной задержки, но оно .должно быть четным. 1 кп,2Изобретение относится к импульсной технике и может быть использовано в устройствах повышенной надежности.Цель изобретения - повышениенадежности устройства.На чертеже представлена функциональная схема мажоритарного элемента,Устройство содержит в кажцом ка-;нале основной 1 и дополнительный 2трехвходовые элементы И, первый 3и второй 4 элементы ИЛИ, коммутирующий элемент 5, согласующий элемент6, элемент 7 индикации, а такжевыходной элемент ИЛИ 8 и общий длявсех каналов блок 9 запуска и синхронизации. Кроме того, устройствосодержит резервируемые блоки 10.1При этом согласующий элемент 6 иэлемент 7 индикации последовательносоединены, входы основных элементовИ 1 попарно подключены к входамканалов, а выходы каналов объединены выходным элементом ИЛИ 8. Первыйвход коммутирующего элемента 5подключен к входу своего канала,выход - к вьгкоду канала, а второйвход объединен с входом согласующегоэлемента 6 и одним из входов первого3 элемента ИЛИ подключен к выходувторого элемента ИЛИ 4, входы которого соединены с выходами основного 1и дополнительного 2 элементов И,Третий вход основного 1 и прямойвход дополнительного 2 элементов Иподключены к выходу первого элемента ИЛИ 3, второй вход которого подключен к блоку 9. Второй выходблока 9 подключен к входам синхронизации резервируемых блоков 10. Дляустранения сбоев в работе устройствапри переключении резервируемых блоков за счет различной длины логических цепей переключения второй элементИЛИ 4 выполнен с задержкой, длительность которой выбирается из условия превышения времени переключенияэлемента 2 и сохранения сигнала навыходе элемента 3 на все время переключения элементов 1 и 2. С помощьюэтой же задержки обеспечиваетсяработоспособность устройства при неидеальном совпадении сигналов свыходов проверяемык блоков. Выполнение элемента 4 показано на примереэлемента 4.1, Он содержит первыйэлемент ИЛИ 11, выход которого черезпоследовательную цепочку инверторов13538 2 При возникновении отказа (илисбоя) в одном из блоков 10, например 35 в блоке 10.1 его выходные сигналыне совпадают во времени с выходнымисигналами двух других блоков 10, врезультате чего на выходах двухэлементов 4 появляется сигнал логи ческого "0" (элементов 4.1 и 4.2),который выключает коммутирующиеэлементы 5.1 и 5.2, разрывая цепьпрохождения выходнык сигналов блоков 10.1 и 10.2 на выход устройства.Одновременно выключаются цепи обратных связей с выходов элементовИЛИ 4.1 и 4.2, чем запираются основные 2.1 и 22 и дополнительные3.1 и 3.2 элементы И, а также выклю чаются элементы 7.1 и 7.2 индикации. На выход устройства поступаетсигнал от исправного блока 10.2через элементы 5.3 и 8, причем коммутирующий элемент 5.3 остается 55 включенным сигналом логической "1",поступающим от элементов 1,3, 2.3 и4.3, в которык сравниваются сигналыдвух исправных логических блоков 5 10 15 20 25 30 12 и непосредственно подключен к входам второго элемента ИЛИ 13. Количество инверторов определяется требуемой величиной задержки, но должно быть четным.Устройство работает следующим образом, .При одинаковых сигналах на входах всех каналов мажоритарного элемента 1,все резервируемые блоки 10 исправны) и кратковременной подаче запускающего импульса от блока 9 на выходах элементов ИЛИ 4 с задержкой появляется сигнал логической "1", сохраняющийся в течение всего времени правильной работы блоков 10, за счет обратной связи с выходов элементов 4 через первые элементы ИЛИ 3 на третьи входы основных 1 и дополнительных 2 элементов И. Эти элементы сравнивают сигналы соответственно логической "1" и логического "0", поступающие от блоков 10. При наличии сигнала логической "1" на выходах логических элементов 4 включаются коммутирующие элементы 5, и сигналы с выходов блоков 10 поступают на входы выходного элемента ИЛИ 8 и далее на выход устройства. При этом элементы 7 индикации включены, индицируя исправное состояние всех резервируемых блоков 10.1213538 20 45 Составитель П.СмирновРедактор О.Головач ТехредЖ.Кастелевич Корректор Т.Колб Тираж 813 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д.4/5Заказ 786/Ь 1 г.ужгород, ул.Проектная,4 Филиал ППП "Патент",10.2 и 10.3. Элемент индикации 7.3при этом сигнализирует о неисправномсостоянии блока 0.1,Аналогичным образом устройствоработает при появлении отказа в других блоках 10, но при этом в случаеотказа блока 10.2 производитсясравнение выходных сигналов блоков10.1 и 10.3 на элементах 1.2, 22,и 4.2, а сигнализация неисправного Облока осуществляется включеннымэлементом 7.2 индикации и выключенными элементами 7, и 7.3, а в случаеотказа блока 10.3 сравнение выходных сигналов блоков 10. и 10.2 15производится элементами 1.1, 2.1и 4.1, а сигнализация неисправногоблока осуществляется включенным элементом 7.1 индикации и выключеннымиэлементами 7.2 и 7.3.При возникновении отказа во втором блоке, например, в блоке 10.2при отказавшем блоке 10.1), выходные сигналы блока 10.3 не совпадаютво времени с выходными сигналами бло 25ка 10.2, в результате чего появляется сигнал логического "0" на выходеэлемента ИЛИ 4.3. При этом выключается коммутирующий элемент 5.3так, что выходы блоков 10,2 и 10.1,10.3 полностью отключаются от выходов устройства, отключается такжецепь обратной связи от элемента4.3, запираются элементы 1,3 и 23,исключая возможность появления сигнала логическои 1 на выходе зле 11 135мента 4.3 и выключая элемент 7;3индикации, сигнализируя об отключе-нии устройства по причине отказадвух или более резервируемых блоков 1 О.40 Формула изобретения Мажоритарный элемент, содержащий элемент ИЛИ, выход которого подключен к выходу мажоритарного элемента первый, второй и третий каналы, входы которых соединены с соответствующими входами мажоритарного элемента, а выходы подключены к соответствующим входам элемента ИЛИ, каждыйканал включает в себя последовательно соединенные согласующий элементи элемент индикации, а также основной элемент И, первый вход основногоэлемента И первого канала подключенк входу первого канала и к первомувходу основного элемента И второгоканала, второй вход которого соединен с первым входом основного элемента И третьего канала и с входомтретьего канала; второй вход основного элемента И третьего канала подключен к второму входу основногоэлемента И первого канала и к входувторого канала, о т л и ч а ю щ и йс я тем, что, с целью повышениянадежности, в него введен блокзапуска и синхронизации, в каждый изканалов введен дополнительный элемент И с первым и вторым инверснымии третьим прямым входами, первыйэлемент ИЛИ, второй элемент ИЛИ сзадержкой и коммутирующий элемент,первые входы коммутирующих элементовпервого, второго и третьего каналовподключены соответственно к входампервого, третьего и вторбго каналов,выходы коммутирующих элементов - квыходу канала, а вторые входы этихэлементов соединены с входами согласующих элементов соответствующего канала, одним иэ входов первого элемента ИЛИ и с выходом второго элементаИЛИ с задержкой, входы которого соединены соответственно с выходамиосновного и дополнительного элементов И, первый, второй и третийвходы основного элемента И соединены соответственно с первым,вторым и третьим входами дополнительного элемента И, третьи входыосновного и дополнительного элементов И подключены к выходу первогоэлемента ИЛИ, второй вход которогоподключен к выходу блока запуска исинхронизации.