Аналого-цифровой интегратор синусоидальных сигналов

СОЮЗ СОВЕТСНИСОЦИАЛИСТИЧЕСНРЕСПУБЛИК 04 6 Р 76 ЕН АВТОРСН СВИДЕТЕЛЬСТВУ УДАРСТВЕННЫЙ КОМИТЕТ СССРДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ПИСАНИЕ ИЗО(56) Авторское свидетельство СССР 9 842867, кл. С 06 Л 1/00, 1979.Авторское свидетельство СССР У 1056227, кл. С 06 Л 1/00, 982(54)(57) АНАЛОГО-ЦИФРОВОЙ ИНТЕГРА- ТОР СИНУСОИДАЛЬНЫХ СИГНАЛОВ, содержащий интегрирующий усилитель, первый вход которого является входом интегратора и через ключ соединен с вторым входом интегрирующего усилителя, третьим входом связанного через цифроаналоговый преобразователь с выходом первого аналого-цифрового преобразователя, подключенного входом к выходу интегрирующего усилителя, а выходом - к первому входу блока суммирования кодов приращений, выход которого является выходом интегратора, а второй вход через блок элементов ИЛИ-НЕ соединен с выходом суммирующего блока, входы которого подключены к выходам первого и второго регистров,формирователь интервалов интегрирования, первый выход которого подключен к стробирующим входам аналого-цифрового и цифроаналогового преобразователей и входу разрешения блока суммирования кодов приращений, авторой выход соединен с управляющимвходом ключа, второй аналого-цифровой преобразователь, выход которогоподключен к информационному входупервого регистра, информационныйвход второго регистра соединен с выходом блока суммирования кодов приращений, выход блока квантованияпо времени через формирователь импульсов подключен к входу синхронизации второго аналого-цифрового преобразователя, первого и второго регистров и блока суммирования кодовприращений, о т л и ч а ю щ и й с ятем, что, с целью повышения точности интегрирования, он содержит фазовращатель и многовходовый элементИЛИ-НЕ, включенный между выходом суммирующего блока и вторым входом блока элементов ИЛИ-НЕ, вход фазовращателя подключен к входу интегратора,.а выход соединен с входами второгоаналого-цифрового преобразователя ивходом блока квантования по времени.3674 1 119Изобретение относится к вычислительной технике и может быть использовано при проектировании аналого-цифровых вычислительных средств.Цель изобретения - повышение точ ности интегрирования синусоидальных сигналов.На фиг. 1 представлена функциональная схема предлагаемого интегратора; на фиг.2 - эпюры сигналов, по ясняющих принцип работы интегратора: 6-входной сигнал, Е-сигнал на выходе фазовращателя, В - график закона,.по которому изменяется код на выходе предлагаемого устройства, ъ -выделенная помеха, по закону которой изме- . няется код на выходе суммирующего блока.Аналого-цифровой интегратор(фиг.1) содержит интегрирующий усилитель 1, 20 ключ 2, аналого-циФровой преобразователь (АЦП)3, цифроаналоговый преобразователь (ЦАП ) 4 блок 5 суммирования кодов приращений, формирователь 6 интервалов интегрирования, 25 дополнительный АЦП 7, блок 8 квантования по времени, многовходовый элемент ИЛИ-НЕ 9, фазовращатель 10, первый 11 и второй 12 регистры, суммирующий блок 13, блок 14 элементов 30 ИЛИ-НЕ, формирователь 15 импульсов.Устройство работает следующим образомПри поСтуплении на вход аналогоцифрового интегратора синусоидаль ного сигнала без помехи происходят интегрирование сигнала на интегрирующем усилителе 1, преобразование выходного сигнала интегрирования в цифровой код АЦП 3. Этот код посту пает на вход блока 5 суммирования кодов приращений, выходной код которого изменяется по закону косинуса (фиг.2 в ).45Входной сигнал поступает также на фазовращатель 10, который осуществляет сдвиг фазы входного сигнала на 7(/2. С выхода фазовращателя сигнал подается на вход дополнительного 50 АЦЙ 7 и вход блока 8 квантования по времени. Импульсы.на выходе блока 8 квантования по времени, частота которых зависит от скорости изменения входного сигнала, поступают на вход формирователя 15 импульсов, Импульсы с выхода формирователя 15 синхро 2низируют АЦП 7, первый 11 и второй 12 регистры, блок 5 суммирования кодов приращения. Дополнительный АЦЮ 7 преобразует сдвинутый по фазе входной сигнал в код. Этот код записывается на первой регистре 11 и затем суммируется в суммирующем блоке 13 с кодом выходного сигнала интегратора, который записывается на втором регистре 12. При отсутствии помехи, сумма этих кодов на выходе блока 13 равна нулю (фиг.2 г, интервал ГО, ), При этом на выходе многовходового элемента ИЛИ-НЕ 9 присутствует логическая "1", которая поступает на блок 14 элементов ИЛИ-НЕ и тем самым блокирует съем кода с выхода сумм- рующего блока 13.При воздействии на входной сигнал помехи любой длительности и любой амплитуды (фиг.2 а, интервал , сф) на выходе АЦП 7 изменение кода под воздействием помехи имеет вид (фиг.26 , интервал,щ), На выходе блока 5 суммирования кодовприращений в момент поступления помехи е на суммирующий блок 13 имеет место код синусоидального сигнала без помехи (фиг.26 ). Эти коды складываются на суммирующем блоке 13,на выходе которого присутствуют текущие значения помехи, фиксированные с частотой квантования блока 8квантования, При этом при появлениина одном из выходов блока 13 хотябы одной логической "1", на выходемноговходового элемента ИЛИ-НЕ 9 появляется логический "О", которыйпоступает на блок 14 элементов ИЛИ-НЕ, открывая доступ сигнала свыхода суммирующего блока 13 наблок 5 суммирования кодов приращений.При поступлении на вход 1 блока5 сигнала с помехой последняя компенсируется. В результате этих процессов на выходе блока 5 суммирования кодов приращений всегда имеется чистый сигнал без помехи.Преимуществом изобретения по сравнению с известным устройством является повьппение точности интегрирования синусоидального сигнала при воздействии помехи любой амплитуды и длительности (у известного устройства при длительности помехи 7 7 2 Тш она не устраняется).193 б 74 Составитель С.Беланедактор С.Саенко Техред И.Асталош Корректор Е.Рошко" иал ППП "Патент", г. Ужгород, ул.Проектная,аз 7316/52 ВНИИПИ Госуд по делам 11 %35, МоскТираж 709 Подписноеарственного комитета СССРизобретений и открытийва, Ж, Раушская наб., д. 4/5