Устройство для контроля амплитудных характеристик

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНРЕСПУБЛИК 9) (11) В 3/46 1) С 01 В 27 28 НИЯ ВУ Т РСКОМ ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИ ПИСАНИЕ ИЗОБ(56) 1.Авторское свидетельство СССР 9 987827, кл. Н 04 В 3/46, 1981.2. Авторское свидетельство СССР 9 842635, кл. С 01 Н 27/28, 1979 (прототип) .(54)(57) 1. УСТРОЙСТВО ДЛЯ КОНТРОЛЯ АМПЛИТУДНЫХ ХАРАКТЕРИСТИК, содержащее источник линейно-убывающего П ступенчатого напряжения, выход которого подключен к входной клемме устройства, детектор, вход которого подключен к выходной клемме устройства, и регистратор,о т л и ч а ю щ е е с я тем, что, с целью сокращения времени контроля, в него введены блок памяти,линейный делитель напряжения,пэлементов сравнения и ключей, элемент ИЛИ и адаптивный блок синхронных импульсов, при этом первый выход детектора подключен к первым входам элементов сравнения и к входу блока памяти, выход которого подключен к воду линейного делителя напряжения,а р -1 выходов делителя напряжения соединены с вторыми входами элементов сравнения, выход каждого элемента сравнения через соответствующий ключ подключен к входу элемента ИЛИ, выход которого соединен с входом регистратора, второй выход детектора подключен к входу адаптивного блока синхронных импульсов, ивыходов которого соединены Е с управляющими входами ключей, а и-й выход подключен к управляющему входу блока памяти.1129555 2. Устройство по п.1, о т л и - ч а ю щ е е с я тем, что адаптивный блок синхронных импульсов выполнен в виде формирователя напряжения, вход которого является входом блока, а выход формирователя подключен к входу триггера коммутации блока паИзобретение относится к техникеизмерений и может быть использованодля контроля амплитудных характе"ристик каналов связи с переменнымипараметрами. 5Известно устройство для измеренияамплитудной характеристики каналасвязи многоканальной системы,:которое содержит генератор синусоидального сигнала, аттенюатор и последовательно соединенные генератор импульсного сигнала и преобразователь1 частоты, блок Регулировки уровня ипоследовательно соединенные первыйквадратор, первый интегратор и второй квадратор и последовательно соединенные третий квадратор, второйинтегратор и измеритель отношенийуровней, при этом выход гвнераторасинусоидального сигнала соединенс вторым входом преобразователячастоты, выход которого соединен свходом аттенюатора, выход блокарегулировки уровня соединен с входомпервого квадратора, выход которогосоединен с входом третьего квадратора, а выход второго квадраторасоединен с вторым входом измерителяотношения уровней 1 .Однако это устройство характеризуется недостаточными скоростью и ЗОточностью измерений,Наиболее близким к предлагаембму,является измеритель амплитудных характеристик, содержащий источникступенчато меняющегося напряжения,выход которого подключен к йсследуемому и эталонному четырехполюсникам,последовательно соединенные детектор,коммутатор и интегратор, а также источник опорного напряжения, выход 40которого соединен с коммутатором, последовательносоединенные делитель, дополнительный коммутатор и логарифмический усилитель, последовательносоединенные управляемый генератор, 45реверсивный счетчик и регистрирующийузел, причем выходы эталонного иисследуемого четырехполюсьиковподключены к дополнительному коммутатору и делителю соответственно,выход логарифмического усилителя - к мяти, выход которого является и-м входом блока, и к пвходам тригге-.ров-формирователей времени, выход каждого из которых соединен с входом соответствующего триггера-формирователя управляющих напряжений, выходы которых являются ивыходами блока,детектору, а выход интегратора - к управляемому генератору 2 .Недостатками этого устройства являются низкая точность измерений и значительное время контроля.. Цель изобретения - сокращение времени контроля амплитудных характеристик каналов связи с переменными параметрами.Цель достигается тем, что в устройство для контроля амплитудных характеристик, содержащее источник линейно убывающего и-ступенчатого напряжения, выход которого подключен к входной клемме устройства, детектор, вход которого подключен к выходной клемме устройства, и регистратор, введены блок памяти, линейный делитель напряжения, пэлементов сравнения и ключей, элемент ИЛИ и адаптивный блок синхронныхимпульсов, при этом первый выход детектора подклю- чен к первым входам элементов сравнения и к входу блока памяти, выход которого подключен к входу линейного делителя напряжения, а ивыходов делителя напряжения соединены с вторыми входами элементов сравнения, выход каждого элемента сравнения через соатветствующий ключ подключен к входу элемента ИЛИ, выход которого соединен с входом регистратора, второй выход детектора подключен к входу адаптивного блока синхронных импульсов, ивыходов которого соединены с управляющими входами ключей, а п-й выход подключен к управляющему входу блока памяти.При этом адаптивный блок синхронных импульсов выполнен в виде формирователя напряжения, вход которого является входом блока, а выход формирователя подключен к входу триггера коммутации блока памяти, выход которого является и-м выходом блока, и к И -1 входам триггеров- формирователей времени, выход каждого из которых соединен с входом соответствующего триггера-формирователя управляющих напряжений, выходы которых являются Ь -1 выходами блока.1129555 а о В г д е Раг. 2Составитель Л.МураТехред Л.Микеш Корректор А.Тя Редактор Н.Киштул 44 5/36НИИПИ Государственпо делам изобрет13035, Москва, ЖТираж 710ого комитета СС ний и открытийРаушская наб., д.4/5 Подпис илиал ППП Патент 1, г.ужгород Проектная, 4 На фиг.1 представлена структурная схема устройства; на фиг.2временные диаграммы напряжений вразличных узлах устройства,Устройство содержит источник 1линейно убывающего И -ступенчатогонапряжения, объект 2 контроля, детектор 3, выходом соединенный с входЬм блока 4 памяти, линейный двигатель 5 напряжения, элементы 6,7 и8 сравнения, первые входы которых 10соединены с соответствующим выходомлинейного делителя 5 напряжения, автдрые входы - с выходом детектора,3, ключи 9, 10 и 11, входы которыхсоединены с соответствующими выходами элементов 6,7 и 8 сравнения,а выходы - с входами элемента 12 ИЛИ,регистратор .13, входом соединенныйс выходом элемента 12 ИЛИ, адаптивный блОк 1 ч синхрОнных импульсовр 2 Овключающий в себя формирователь 15напряжения, триггеры-формирователи16,17 и 18 времени, триггеры-формирователи 19,20 и 21 управляющих напряжений и триггер 22 коммутации 25блока памяти, входная 23 и выходная24 клеммы устройства.Устройство работает следующимобразом.На вход .детектора 3 поступаетконтрольный сигнал в виде последовательности равномерно убывающихступенчатых напряжений. С выходадетектора огибающая контрольногосигнала поступает на вход блока 4памяти и на входы элементов 6,7 и 8 З 5сравнения. В блоке памяти определяется величина первой максимальнойступеньки контрольного напряжения исохраыяется на весь цикл измерений.Это напряжение делится равномерно 40на долевые части в линейном делителе 5 напряжения, вырабатывая как бы эталонный сигнал по равномерности характеристики. Количество частейопределяется количеством ступенекконтрольного сигнала. С выходов делителя напряжение поступает на вто"рые входы элементов 6,7 и 8 сравнения. Таким, образом, на одних входахэлементов сравнения постоянно присутствуют напряжения ступенек квазиэталонного напряжения, а на другихвходах - напряжения ступенек непосредственно с выхода детектора. Результат,сравнения через ключи 9,10и 11 и элемент 12 ИЛИ поступает нарегистратор 13. Когерентность работыэлементов устройства обеспечиваетсяадаптивным блоком 14 синхронных импульсов. С этой целью напряжение совторого выхода детектора поступаетна вход формирователя 15, которыйвырабатывает напряжение, определяющее начало цикла, контроля (фиг.2 а),и запускает триггеры-формирователи а16,17 и 18 и т.д. (фиг.2 б,г,е), которые определяют последовательностьи момент 1 пробы результатов сравнения каждой ступеньки напряжения,Задним фронтом эти триггеры запускают триггеры-формирователи 19,20и 21 и т.д. (фиг.2 в,д,ж), которыеопределяют временную продолжительность пробы, и управляют ключами9,10 и 11 и т.д. По окончании контрольного напряженияформирователь 15вырабатывает импульс, запускающийтриггер 22 (фиг.2 з), который освобождает блок памяти от контрольногонапряжения и подготавливает его кследующему циклу.Предлагаемое устройство обеспечивает сокращение времени контроляамплитудных характеристик в каналахсвязи с переменными параметрами доединиц секунд,