Усилитель считывания (его варианты)

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИ 4 ЕСНИХРЕСПУБЛИН 594 С 11 С 7/00 ОПИСАНИЕ ИЗОБРЕТЕНИЯн двтоесному свидетельству ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(57) 1. Усилитель считывания, содержащий ключевые транзисторы с первогопо девятый и нагрузочные транзисторыс первого по шестой, причем затвори исток первого нагрузочного транзистора подключен к стоку первого.и затвору второго ключевых транзисторов,стоки первого, третьего, четвертого,пятого и шестого нагрузочных транзисторов подключены к первой шине питания, исток первого ключевого транзистора подключен к шине нулевого потенциала,затвор и исток второго нагрузочного транзистора подключен к стокутретьего ключевого транзистора, затвор четвертого ключевого транзистораподключен к стоку третьего ключевоготранзистора и затвору пятого ключевого транзистора, затвор третьего ключевого транзистора и исток пятого ключевого транзистора являются первым входом усилителя, сток пятого ключевоготранзистора подключен к истоку третье".го. нагрузочного транзистора и затворушестого ключевого транзистора, стоккоторого подключен к истоку. четвертого нагрузочного транзистора и затвору седьмого ключевого транзистора,сток седьмого ключевого транзистораподключен к затвору и истоку пятого 801137923 А нагрузочного транзистора, сток восьмого ключевого транзистора подключенк истоку шестого нагрузочного транзистора, сток девятого ключевого тран-зистора подключен к истоку шестогоключевого транзистора, исток девятого ключевого транзистора - к шине нулевого потенциала, о т л и ч а ю -щ и й с я тем, что, с целью повыше ния надежности усилителя, в него введены седьмой и восьмой нагрузочныетранзисторы и ключевые транзисторыс десятого по четырнадцатый, причемсток седьмого нагрузочного транзистора подключен ко второй шине питания, азатгор и сток восьмого нагрузочноготраазистора подключены к первой шинепитания, затвор и исток седьмого нагрузочного тра зистора подключены кстоку второго ключевого транзистора,исток восьмого нагрузочного транзистора подключен к стоку третьего клю-чевого транзистора, сток десятогоключевого транзистора подключен кстоку пятого ключевого транзистора,а его затвор - к стоку третьего ключевого транзистора, сток и затвор одиннадцатого ключевого транзистора соединены соответственно с истоком десятого и стоком пятого ключевых транзисторов, сток двенадцатого ключевого транзистора соединен с истоком ,одиннадцатого ключевого транзистора,затворы двенадцатого и тринадцатогоключевых транзисторов являются вторымвходом усилителя, стоки тринадцатогои четырнадцатого ключевых транзисторов соединены с истоком третьего ключевого транзистора, затвор четырнадцатого ключевого транзистора подклю 1137923. чен к стоку второго ключевого транзистора, истоки второго, двенадцатого, - , тринаДцатого и четырнадцатого ключевых транзисторов подключены к шине нулевого потенциала, затвор первого ключевого транзистора является третьим входом усилителя, стоки четвертого ключевого и второго нагрузочного транзисторов подключены ко второй шине питания, исток четвертого, ключевого транзистора соединен со стоком пятого ключевого транзистора, затворы третьего и четвертого нагрузочных транзисторов и девятого ключевого транзистора подключены к первой шине питания, истоки седьмого и восьмого ключевых транзисторов подключены к шине нуле" вого потенциала, затвор восьмого ключевого транзистора подключен к стоку седьмого ключевого транзистора, затвор шестого нагруэочного транзистора и сток восьмого ключевого транзистора являются выходом усилителя., 2. Усилитель считывания, содержащий ключевые транзисторы с первого по шестой и нагрузочные транзисторы с первого по девятый, причем затвор и исток первого нагрузочного транзисто.ра подключен к стоку первого и затвору второго ключевых транзисторов, стоки первого, четвертого, пятого и шестого нагрузочных транзисторов подключены первой шине питания, исток первого ключевого транзистора подключен к шине нулевого потенциала, зат вор и исток второго нагрузочного транзистора подключены к стоку третьего ключевого транзистора, затвор четвертого ключевого транзистора подключен к стоку третьего ключевого транзистора и затвору пятого ключевого транзистора,. затвор третьего. ключевого транзистора и исток пятого ключевого транзистора являются первым входом усилителя, сток пятого ключевого транзистора подключен к затвору и истоку третьего нагрузочного транзистора и затвору шестого ключевого транзистора, сток которого подключен к истоку четвертого .нагруэочного транзистора, сток восьмого ключевого транзистора подключен к истоку шестого нагрузочного транзистора, сток девятого ключевого транзистора подключен к истоку шестого ключевого транзисто-. ра, отличающийся тем, что, с целью повышения надежности усилителя, в него введены нагрузочные транзисторы с седьмого по одиннадцатый и ключевые транзисторы с десятого по шестнадцатый, причем сток седьмого нагруэочного транзистора подключен ко второй шине питания, затвор иисток подключены к стоку второго ключевого транзистора, .стоки и затворы восьмого и девятого, стоки десятогои одиннадцатого нагрузочных транзисторов подключены к первой шине питания, исток восьмого нагрузочного транзистора соединен со стоком третьего ключевого транзистора, исток девято-го нагрузочного транзистора подключен к стоку пятого ключевого транзистора, затвор и исток десятого нагрузочного транзистора подключены к стоку тринадцатого ключевого транзистора, затворы одиннадцатого нагрузочного, тринадцатого и четырнадцатого ключевых транзисторов подключены к стоку восьмогоключевого транзистора, стоки десятогои одиннадцатого ключевых транзисторовпЬдключены к истокам третьего и девятого ключевых транзисторов, а истоки - к шине нулевого потенциала, затвор десятого ключевого транзистораподключен к стоку второго ключевоготранзистора, затворы одиннадцатого ишестнадцатого ключевых транзисторов являются вторым входом усилителя, стоки двенадцатого и четырнадцатого ключевых транзисторов подключены к первой шине питания, затвор двенадцатого ключевого транзистора соединен со стоком шестого ключевого транзистора, исток двенадцатого .ключевого транзистора соединен со стоком седьмого ключевого транзистора, истоки тринадцатого и пятнадцатого ключевых транзисторов подключены к шине нулевого потенциала, затвор пятнадцатого ключевого транзистора соединен со стоком тринадцатого ключевого транзистора, истоки одиннадцатогонагрузочного и четырнадцатого ключевого транзисторов и сток пятнадцатогоключевого транзистора являются выходом усилителя, сток шестнадцатого ключевого .транзистора подключен к истоку седьмого клЮчевого транзистора,исток шестнадцатого ключевого транзистора соединен с шиной нулевого потенциала, затвор первого ключевого транзистора является третьим входом усилителя, исток второго ключевого транзистора подключен к шине нуле- вого потенциала, стоки второго и1137923 третьего нагрузочных транзисторов ичетвертого ключевого транзистора подключены ко второй шине питания, истокчетвертого ключевого транзистора соединен со стоком пятого ключевого транзистора, затвор четвертого нагрузочного транзистора подключен к первойшине питания, затворы седьмого и девятого ключевых транзисторов подключены к стоку пятого ключевого транзистора, затвор пятого нагрузочного Изобретение относится к вычислительной технике и может быть исполь- зовано при создании электрически про" граммируемых постоянных запоминающих устройств на лавинно-инжекцион ных транзисторах с "плавающими" затворами и ультрафиолетовым стиранием информации.Известны усилители считывания для запоминающего устройства. Один из 1 О известных усилителей считывания содержит восемь МДП-транзисторов, причем стоки первого, третьего, четвертого и седьмого МДП-транзисторов подключены к шине питания, затворы перво 15 го, третьего и седьмого МДП-транзисторов соединены,с истоком первого и стоком второго МДП-транзисторов, исток третьего МДП-транзистора подключен к затвору второго МДП-транзистора, истоки второго, пятого и восьмого Мди-транзисторов соединены с общей шиной, затвор и исток четвертого МДП-транзистора подключены к стоку 2 пятого и затвору шестого МДП-транзисторов соответственно, затвор пятого, .истоки шестого и седьмого КДП-транзисторов являются входом усилителя считывания, сток шестого МДП-транзистора является выходом усилителя, сток ЗО, восьмого МДП-транзистора с "плавающим затвором подключен к затворувторого МДП-транзистора, затвор восьмого МДП-транзистора подключен к шине питания. 35.Недостатками этого усилителя считывания являются низкое. быстродействие .и ограниченная. область работотранзистора подключен к стоку шесто-го ключевого транзистора, исток пятого нагрузочного транзистора соединенсо стоком девятого ключевого транзистора, затвор шестого нагрузочноготранзистора соединен со стоком восьмого ключевого транзистора, затворкоторого подключен к стоку седьмогоключевого транзистора, исток восьмого ключевого транзистора соединен сшиной нулевого потенциала. способности при изменении питающего напряжения.Из известных усилителей считывания наиболее близким техническим решением к данному изобретению является усилитель считывания, содержащий нагрузочные транзисторы с первого по шестой, ключевые транзисторы с первого по девятый и разделительный транзистор, причем стоки нагрузочных транзисторов и второго ключевого транзистора подключены к шине питания, затвор и исток первого нагрузочного транзистора подключены к стоку первого ключевого транзистора и затвору второго ключевого транзистора, исток которого подключен к затворам первого и третьего ключевых транзисторов и истокам четвертого и пятого ключевых транзисторов, истоки второго, третьего и девятого ключевых транзисторов соединены с общей шиной, затвор и исток второго нагрузочного транзистора подключены к стоку третьего ключевого транзистора и затворам четвертого и пятого ключевых тран. зисторов, затвор и исток третьего нагрузочного транзистора подключены к стоку пятого ключевого транзистора и затвору шестого ключевого транзистора, затвор и сток четвертого нагрузочнЬго транзистора подключены к стоку шестого ключевого транзистора и затворам седьмого и восьмого ключевых транзисторов, затвор и исток пятого нагрузочного транзистора подключены к стоку седьмого ключевого транзистора и затвору шестого нагрузочно 1137923го транзистора, исток которого подключен к стоку восьмого ключевоготранзйстора и выходной шине, истокишестого, седьмого и восьмого ключевых транзисторов соединены между собой и подключены к стоку девятогоключевого транзистора, затвор которого подключен к шине управления режимами работы, сток разделительного тран зистора подключен к истоку второгоключевого транзистора, исток разделительного транзистора подключен квходной информационной шине, а егозатвор - к шине управления, 15Недостатком этого усилителя считывания является низкая надежность,связанная с использованием в качестве нагрузочных транзисторов транзисторов с обеднением. 20Целью настоящего изобретения является повышение надежности усилителясчитывания при сохранении его быстродействия.Поставленная цель - по первому 25варианту усилителя считывания - достигается тем, что в усилитель считывания, содержащий ключевые транзисторы с аервого по девятый и нагрузочные транзисторы с первого по шестой,причем затвор и исток первого нагрузочного транзистора подключен к стоку первого и затвору второго ключевых транзисторов, стоки первого,третьего, четвертого, пятого и шесто 35го нагрузочных транзисторов подключены к первой шине питания, исток первого ключевого транзистора подключенк шине нулевого потенциала, затвор иисток второго нагрузочного транэис. тора подключен к стоку третьего ключевого транзистора, затвор четвертого ключевого транзистора подключен к.стоку третьего ключевого транзистораи затвору пятого ключевого транзистора, затвор третьего ключевого транзистора и исток пятого ключевого транзистора являются первым входом усилителя, сток пятого ключевого транзистора подключен к истоку третьего нагрузочного транзистора и затвору шестого ключевого транзистора, сток которого подключен к истоку четвертогонагрузочного транзистора и затворуседьмого ключевого транзистора, стокседьмого ключевого транзистора под 55ключен к затвору и истоку пятого нагруэочного транзистора, сток восьмогоключевого транзистора подключен к истоку шестого нагруэочного транзистора, сток девятого ключевого транзистора подключен к истоку шестого ключевого транзистора, исток девятого ключевого транзистора - к шине нулевогопотенциала, - введены седьмой и восьмой нагрузочные транзисторы и ключевые транзисторы с десятого по четырнадцатый, причем сток седьмого нагрузочного транзистора подключен ковторой шине питания, затвор и стоквосьмого нагрузочного транзистора подключены к первой шине питания, затвори исток седьмого нагрузочного транзистора подключены к стоку второгоключевого транзистора, исток восьмого нагрузочного транзистора подключен, к стоку третьего ключевого транзистора, сток десятого ключевого транзистора подключен к стоку пятого ключевого транзистора, а его затворк стоку третьего ключевого транзистора, сток и затвор одиннадцатого ключевого транзистора соединены соответственно с истоком десятого и стоком пятого ключевых транзисторов,сток двенадцатого ключевого транзистора соединен с истоком одиннадцатогоключевого транзистора, а затворы двенадцатого и .тринадцатого ключевыхтранзисторов являются вторым входомусилителя, стоки тринадцатого и четырнадцатого ключевых транзисторовсоединены с истоком третьего ключевого транзистора, затвор четырнадцатого ключевого транзистора подключен кстоку второго ключевого транзистора,истоки второго, двенадцатого, тринадцатого и четырнадцатого ключевых транзисторов подключены к шине нулевогопотенциала, затвор первого ключевого транзистора является третьим входом усилителя, стоки четвертого ключевого и второго нагруэочного транзисторов подключены ко второй шинепитания, исток четвертого ключевоготранзистора соединен со стоком пятого ключевого транзистора, затворытретьего и четвертого и нагрузочныхтранзисторов и девятого ключевоготранзистора подключены к первой шинепитания, истоки седьмого и восьмогоключевых транзисторов подключены кшине нулевого потенциала, затворвосьмого ключевого транзистора подключен к стоку седьмого ключевоготранзистора, затвор шестого нагруэочного транзистора и сток восьмого23 5 11379 ключевого транзистора являются вьжодом усилителя.Поставленная цель достигается - по второму варианту усилителя считыва-.5 ния - тем, что в усилитель считывания, содержащий ключевые транзисторы с первого по шестой и нагруэочные транзисторы с первого по девятый, причем затвор и исток первого нагруэочного транзистора подключен к стоку первого и затвору второго ключевых транзисторов, стоки первого, четвертого, пятого и шестого нагрузочных транзисторов подключены к первой шине питания, исток первого ключевого транзистора подключен к шине нулево- го потенциала, затвор и исток второго нагрузочного транзистора подключены к.стоку третьего ключевого транзисто- щ ра, затвор четвертого ключевого транзистора подключен к стоку третьего ключевого транзистора и затвору пятого ключевого транзистора, затвор третьего ключевого транзистора и исток 25 пятого ключевого транзистора являются .первым входом усилителя, сток пятого ключевого транзистора подключен к затвору и истоку третьего нагрузочного транзистора и затвору шестого ЗО ключевого транзистора, сток которого подключен к истоку четвертого нагрузочного транзистора, сток восьмого ключевого транзистора подключен к истоку шестого нагрузочного транзистора, сток девятого ключевого транзистора подключен к истоку шестого ключевого транзистора, - введены нагрузочные транзисторы с седьмого по одиннадцатый и ключевые транзисторы с де О сятого по шестнадцатый, причем сток седьмого нагрузочного транзистора подключен ко второй шине питания, а затвор и исток подключены к стоку второго ключевого транзистора, стоки 45 и затворы восьмого и девятого, стоки десятого и одиннадцатого нагрузочных транзисторов подключены к первой шине питания, исток восьмого нагрузочного транзистора соединен со стоком третьеО го ключевого транзистбра, исток девятого нагруэочного транзистора подключен к стоку пятого ключевого транзистора, затвор и исток десятого нагрузочного транзистора подключены к стоку тринадцатого ключевого транзистора, затворы одиннадцатого нагрузочного, тринадцатого и четырнадцатого ключевых транзисторов подключены к стоку восьмого ключевого транзистора,Устоки дЕсятого и одиннадцатого ключевых транзисторовподключены к истокам третьего и девятого ключевых транзисторов, а истоки - к шине нулевого потенциала, затвор десятого ключевого транзистора подключен к стоку второго ключевого транзистора, затворы одиннадцатого и шестнадцатого ключевых транзисторов являются вторым входом усилителя, стоки двенадцатого и четырнадцатого ключевых транзисторов подключены к первой шине питания, затвор двенадцатого ключевого транзистора соединен со стоком шестого ключевого транзистора, исток двенадцатого ключевого транзистора соединен со стоком седьмого ключевого транзистора, истоки тринадцатого и пятнадцатого ключевых транзисторов подключены к шине нулевого потенциала, затвор пятнадцатого ключевого транзистора соединен со стоком тринадцатого ключевого транзистора, истоки одиннадцатого нагрузочного и четырнадцатого ключевого транзисторов и сток пятнадцатого ключевого транзистора являются выходом усилителя считывания, сток шестнадцатого ключевого транзистора нодключен к истоку седьмого ключевого транзистора, исток шестнадцатого ключевого транзистора соединен с нулевого потенциала, затвор первого ключевого транзистора является третьим входом усилителя, исток второго ключевого транзистора подключен к шине нулево-. го потенциала, стоки второго и третьего нагрузочных и четвертого ключевого транзисторов подключены ко вто- -. рой шине питания, исток четвертого ключевого транзистора соединен со стоком пятого ключевого транзистора, затвор четвертого нагрузочного транзистора подключен к первой шине питания, затворы седьмого и девятого ключевых транзисторов подключены к стоку пятого ключевого транзистора, затвор пятого нагрузочного транзистора подключен к стоку шестого ключевого транзистора, исток пятого нагрузочного транзистора соединен со сто-. ком девятого ключевого транзистора,затвор шестого нагрузочного транзистора соединен со стоком восьмого ключевого транзистора, затвор которогоподключен к стоку седьмого ключевоготранзистора, исток восьмого ключево 113792350 го транзистора соединен с шиной нулевого потенциала,На фиг. 1 и фиг. 2 изображены принципиальные электрические схемы первогои второго вариантов усилителя считы-.вания соответственно.Усилитель считывания по первому варианту (фиг, 1) содержит нагрузочные транзисторы 1-8 с первого повосьмой, ключевые транзисторы 9-22 спервого по четырнадцатый, первый 23и второй 24 входы, выход 25, третийвход 26, первую 27 и вторую 28 шиныпитания, шину 29 нулевого потенциала. 15Все транзисторы 1-22 МДП-типа, из нихтранзисторы 1,2,5,6,7 - обедненноготипа, транзисторы 9-11, 14-17 и 2022 - обогащенного типа, транзисторы3,4,8, 12, 13, 18 - с нулевым пороговым 20напряжением, транзистор 19 выполненв виде элемента памяти с "плавающим"затвором. Для пояснения работы усили. теля на фиг . 1 позициями 30-34 обозначены узлы принципиальной электрической схемы усилителя.Работа усилителя определяется сигналом на входе 26, а также сигналами,поступающими на входы 23 и 24. Усилитель переходит в режим усилителя счи тывания, если на вход 26 приходит высокий уровень (лог,"1"), равный напряжению на шине 27. Если на вход 26приходит сигнал низкого уровня (лог."0"), то усилитель переходит в режимработы усилителя записи (в этом случае вход 23 является одновременно ивыходом усилителя),Рассмотрим режим работы усилителясчитывания. В данном режиме на вход 4026 приходит сигнал высокого уровня,который отпирает транзисторы 21 и20, шунтируя истоки транзисторов 11и 19 на шину 29. Входной сигнал, поступающий на вход 24, не может повлиять на работу усилителя считывания,так как входной сигнал дважды инвертируется инверторами на транзисторах1, 9 и 7, 10 и поступает на затвортранзистора 22.Пусть работа усилителя считывания рассматривается с момента, когда к входу 23 подключена разряднаяшина с запрограммированным элементомпамяти. В результате вход 23 будет55стремиться зарядиться, те. его потенциал повысится относительно установившегося значения, например вслучае проводящего элемента памяти. В момент подключения разрядной шины ко входу усилителя считывания происходит падение потенциала за счетразряженного паразитного конденсаторастолбца, как и в прототипе, которыйдостаточно быстро заряжается токами,протекающими через транзистор 3 итранзисторы 12 и 13. Дальнейшее повы-шение потенциала на входе 23 приводит к отпиранию транзистора 11 и снижению потенциала в узле 30.Уменьшениепотенциала в узле 30приводит к медленному запиранию транзисторов 13 и 12, Запирание этихтранзисторов вызывает проводимостьтранзисторов 19 и 14. Цепь на транзисторах 18, 19 и 20 служит для ограничения тока транзистором 3. Транзистор 17 служит для подсмещения потенциала истока транзистора 14, когда последний открыт и через него про"текает ток. Транзистор 17 в моментпроводимости транзистора 14 искусственно повьппает пороговое напряжение .транзистора 14 с целью обеспечения на выходе узла 33 высокого уровня напряжения, достаточного для срабатывания последующего инвертора натранзисторах 5, 15,Таким образом, при повышении потенциала на затворе транзистора 14 с1,95 до 3,18 В проводимость транзистора 14 возрастает и происходит запирание транзистора 15 и повьппение потенциала в узле 34, который практически полностью достигает значениянапряжения на шине 27 благодаря использованию в качестве нагрузки транзистора 5; По мере нарастания на-пряжения в узле 34 происходит разрядвыходного паразитного конденсатора навыходе 25 через ключевой транзистор16 до величины низкого уровня выходного напряжения.В следующий момент времени, когдак входу.23 подключается разрядная шина с элементом памяти, в который записано состояние лог"1" (проводящее состояние), происходит резкоепонижение потенциала на входе 23которое в данном случае играет положительную роль, так как вызывает бо-лее сильное запирание транзистора 11.Это приводит.к быстрому повьппениюпотенциала узла 30. Основной нагруз-,кой является транзистор 8. Повышениепотенциала в узле 30 и резкое повышение в узле 32 приводят к резкомуповышению проводимости транзисторов 12 и 13 и быстрому разряду узла 31. Резкое снижение проводимости транзистором 14 приводит к быстрому повьппению потенциала в узле 33 до5 величины 2,2 В. Выход 25 усилителя считывания заряжается через транзистор 6 до напряжения шины 27 питания (выход усилителя считывания, как правило нагружен на паразитную емкость, представляющую .собой затворы ключевых транзисторов выходного буферного устройства).Ограничительная цепь по току, выполненная на транзисторах 18, 19 и 20, служит для предупреждения генерации усилителя считывания.Усилитель считывания по второму варианту (фиг. 2) содержит нагрузочные транзисторы 35-45 с первого по ,одиннадцатый, ключевые транзисторы 46-61 с первого по шестнадцатый. Все ,транзисторы 35-61 - МДП-типа, из них транзисторы 35,36,37,40,41,44,45 - 25 обедненного типа, транзисторы 46-48, 51-56, 58, 60, 61 - обогащенного типа, транзисторы 38, 39, 42, 43, 49, 50,. 57, 59 с нулевым пороговым напряжением. Усилитель также содержит первую 62 и вторую 63 шины питания,входы 64-66, выход 67. Цифровыми позициями 68-74 на фиг. 2 обозначеныузлы принципиальной электрической схемы усилителя.Усилитель по второму варианту также может работать в двух режимах; врежиме усилителя считывания и в режиме усилителя записи . При этом егоработа в основном аналогична работеусилителя по первому варианту.Усилитель по второму варианту аосравнению с усилителем по первому варианту надежнее в работе благодарябольшему логическому перепаду в узле72 (фиг, 2) по сравнению с логическимперепадом в узле 33 (фиг. 1), так какэти логические. перепады управляютзатворами ключевых транзисторов инвертврного каскада, нагрузками которыхявляются, как в первом, так и во втором варианте, транзисторы с обеднением, которые имеют широкий разброс порогового напряжения от -2,5 до -4,0 ВТехнико-зкономическое преимущество предложенного усилителя считывания(двух его вариантов) заключается вего повышенной надежности по сравнению с прототипом,.едактор Н. Си а Техред М ректор Л.Пйпипенко нич,Заказ 33 303 играфическое предприятие, г. Ужгород, ул, Проектна зводственноТираж 590 Государственног елам изобретений осква, Ж, Рау Подписное комитета СССР и открытий ская наб., д. 4/