Устройство для последовательного выделения единиц из разрядного двоичного кода

е аз СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИН А 0 ГОСУДАРСТВЕННЫЙ НОМ ДЕЛАМ ИЗОБРЕТЕНИИ ИТЕТ СССР ОТНРЬГТИЙ ОПИСАНИЕ ИЗОБРЕ АВТОРСКОМУ СВИДЕТЕЛЬСТВ(21) 3412190/18-24 устройства и повышения его быстродейст. (22) 17.03.82 жя, каждый блок выделения единиц со-(46) 07.06.83. Бюп, Ж 21 держит элемент НЕ, причем первый вход. (72) А, В. Гурьянов, В, В, Витер элемента ИЛИ 1-го блока выделения еди- Б. В. Кравченко, В. А, Мищенко, ниц, кроме первого, соединен с выходом и В. Д. Рылеев -. элемента,ИЛИ (1 -1) -го блока выделе- (53) 681.325(088.8)ння единиц и через соответствукнций эле- (56) 1, Авторское свидетельство СССР мент НЕ с вторым входом второго эле-М 278215, кл. 606 5/02, 1970. мента И 1 -го блока выделения единиц,2. Авторское свидетельство СССР первый вход элемента ИЛИ первого блока Му 690476, кл, 8 06 Р 7/06 1979выделения еднщщ соединен с входом нара- (прототип)шивания разрядности устройства и черезсоответствующий элемент НЕ с вторым (54)(57) УСТРОЙСТВО ДЛЯ ПОСЛЕ- входом второго элемента И первого бло- ДОВАТЕЛБНОГО ВЫДЕЛЕНИЯ ЕДИНИЦка выделения единиц, третий вход второго ИЗ 0 РАЗРЯДНОГО ДВОИЧНОГО КОДА,. элемента И-го блока выделения еди- содержащее регистр из и триггеров и И ннц - с тактовым входом устройства, выбпоков выделения единиц каждый из ко- ход ивторой.вход первого цемента И торых содержит два элемента И и эле- .-го блока выделения единиц соедимеит ИЛИ, первый вход первого элемен- нены соответственно с вторым входом.(та И 1- го (1 1 И) блока выделения элемента ИЛИ 1-го бпока выделения еди единиц соединен с 1- м информационным: ннц и с выходом соответсгвующего трнгвходом устройства, выход элемента ИЛИ гера уегистра, выход второго элемента 1 -го блока выделения единиц соединен И 1 -го блока выделения единиц соеди-, с. первым входом второго элемента И -го, нен с соответствукюам разрядным выхобпока выделения единиц, выход котороге дом устройства, выход элемента ИЛИ соединен с единичным входом соответст; и -го блока выделения единиц соединентрштера регистра, о т л и ч а - : с выходом наращивания разрядиости уст-,е с я тем, чу,степью упрощения . ройства., ной технике и может быть использованов устройствах ассоциативных ЗУ, а такжев качестве программируемого распредегпьтеля импульсов.5Иэвестно устройство дпя последовательного выделения единиц из И -разрядного двоичного кода, содержащее два пос-,ледовательно соединенных регистра, блоквыделения единиц, блок исключения выде 10ления единиц, преобразователь номера выделенной единицы в двоичный код и дешифратор двоичного кода номера разрядавыделенной единицы11.Недостатком данного устройства является его сложность.Наиболее близким к предлагаемомуявляется устройство для последовательного выделения единиц из -разрядногодвоичного кода содержащее выполненныена триггерах вспомогательный и основной регистры, однотипные ячейки, каждаяиз которых содержит элемент ИЛИ и дваэлемента И 2Недостатком известного устройстваявляется его сложность и, следовательно,низкая надежность и невысокое быстродействие. Кроме этого, в результатеразличия в структуре первого разряда ивсех остальных данное устройство не до-пускает параллельного объединения приувепичении разрядности входного двоичного кода,Цель изобретения в ,упрощение устройства и повь 1 шение его быстродействия. 35Поставленная цель достигается тем,что в устройстве, содержащем регистриз и триггеров и И блоков выделения еди.ниц, каждый из которых содержит дваэлемента И и элемент ИЛИ,.первый вход; 40первого элемента И 1-го ( 1 1 И)блока выделения единиц соединен с 1 -минформационным входом устройства, выход элемента ИЛИ 1-го блока выделения единиц соединен с первым входом 45второго элемента И 1-го блока выделения единиц, выход которого соединен с.единичным входом соответствующего триг-,гера регистра, каждый блок выделения единиц ,содержит элемейт НЕ, причем первый вход 5 Оэлемента ИЛИ 1-го блока выделения еди.ниц, кпоме певвого, соединен с выходомэлемента ИЛИ ( -1)-го бпока выделенйяединиц и через соответствующий элемейтНЕ с вторым входом втрого элемента И4 551 го блока выделения единиц, первый,вход элемента ИЛИ первого блока выделения единиц соединен с входом параши"вания разрядности.устройства и через соответствующий элемент НЕ с вторымвходом второго элемента И 1-го блокавыделения единйц - с тактовым входомустройства,.выход и второй вход первогоэлемента И-го блока выделения единицсоединены соответственно с вторым входом элемента ИЛИ 1 -го блока выделенияединиц и с выходом соответствующеготриггера регистра, выход второго элемента И 1 го блока выделения единиц соедиен: с соответствуюпшм разрядным выходом устройства, выход элемента ИЛИИ -го блока выделения единиц соединенс выходом наращивания разрядности устройства.На чертеже представлена блок-схемаустройства,Устройство содержит информационные .входы 1, блоки 2 выделения единиц, регистр 3, выпсющещый на триггерах 4;каждый блок 2 состоит иэ первого элемен.та И 5, элемента ИЛИ 6, элемента НЕ 7,второго элемента И 8, тактового входа8 и входа 10 установки в начальное состояние, вход 1 1 наращивания разрядности устройства и выхода 12 наращиванияраэряцности устройства.В исходном состоянии все триггеры4 регистра 3 находятся в единичном состоянии, на входе 11 наращивания разрядности подается потенциал логическогонуля. Значения разрядов двоичного кодаподаются на входы элементов И 5. Таккак все триггеры находятся в единичномсостоянии, на вторые входы элементовИ 5 поступают потенциалы логическойединицы с выходов триггеров 4.Если значение первого разряда исходного кода равно нулю, то на выходах элементовИ 5 и ИЛИ 6 присутствует нулевойпотенциал, который является запрещающимсигналом цля элемента И 8. Если эначение первого разряда исходного кода равно единице, то на выходе элемента И 5и элемента ИЛИ 6 устанавливается потенциал логической единицы, который является разрешающим сигналом дляэлемента И 8 первого блока и одновременмозапрещающим дпя всех более старшйхразрядов кода, так как он поступает через соответствующие элементы ИЛИ 6на вход элемента НЕ 7 каждого болеестаршего разряда.При приходе тактового импульса ню вход 9 на выходе элемента И 8 первого блока появится импульс, перецающий информацию на выход 13 устройства о наличии единичного значения на входе устройства, одновременно этотСоставитель Г ПТехред А,Ач рева ор А. Тяс едактср А, Комаро аз 4045/ Тираж 706осударственного комитет делам изобретений и. от осква, Ж, Раушск Подписное СССР рытий наб., д. 4/5 ВНИИПИ 1 13035 л ППП Патент"г. Ужгородул, Проектн 3 1022 же импульс устанавливает первый триггер 4 в нулевое состояние, в результате чего независимо от входного значения первого разряда двоичного кода на выходе элемен.та И 5 и ИЛИ 6 устанавливаетсяпотенциал, который является запрешаюшим сигналом для первого разряда и одновременно разрешаюпфм для следующего разряда. При,подаче второго тактового импульсаСна выходе устройства будет присутство- О вать сигнал только в следующем по старшинству разряде, значение которого равно единице. Дальнейшая работа устройства аналогична описанному выше. Процесс выделения единиц заканчивается при появленин нулевого потенциала на выходе 12 наращивания разрядности устройства.Таким образом, на выходах устройства последовательно во времени синхронно с тактирующими импульсами появляются 151 4сигналы, начинания с младшего разряда, только в тех разрядах устройства, где на входах значения двоичного кода равны единице.Предлагаемое устройство для последовательного выделения единиц иэ И-разрядного двоичного кода является более прос. тым по сравнению с прототипом и, след вательно, более надежным, так как оно содержит на И+1 триггеров меньше. В результате этого предлагаемое устройство является и более быстродействующим, так как период тактовых импульсов, которым определяется быстродействие, меньше..Кроме этого, предлагаемое устройство имеет регулярную структуру и допускает наращивание разрядности обрабатываемого двоичного кода, что очень важно при интегральном исполнении.