Цифро-частотный умножитель

Изобретение относится к импульсной технике и может найти применениев устройствах обработки число-импульсной. информации,Известен цифро-частотный умножитель, содержащий на выходе двоичного 5умножителя дополнительный делитель,причем входное число умножается насоответствующее число 1 .Недостатком этого устройства является низкое быстродействие. 10Наиболее близким пО техническойсущности к предлагаемому являетсяустройство, содержащее регистр управляющего числа, счетчик импульсов илогический блок, причем прямые выходы 5регистра управляющего числа.подключены к первым входам логического блока,ко вторым входам которого подключеныпрямые выходы счетчика импульсов 2 .Логический блок может быть реали-.зован на импульсно-потенциальных элементах,.выходы которых объединеныэлементом ИЛИ, либо, например, с ис-.пользованием тернарной логики.Недостатком известного Устройстваявляется высокая погрешность,Цель изобретения - повышение точности цифро-частотного умножителя.поставленная цель достигаетсятем, что в устройство, содержащеерегистр управляющего числа, счетчик Зоимпульсов и логический блок, состоящий, например, из группы импульснопотенциальнцх элементов И, выходыкоторых объединены элементом ИЛИ,причем прямые выходы регистра управляющего. числа подключены к первымвходам логического блока, к вторымвходам которого подключены прямыевыходы счетчика импульсов, введеныинвертор, первый, второй и третий 40элементы И, элемент ИЛИ, триггер и. дополнительный логический блок, состоящий из группы элементов И, выходыкоторых объединены элементом ИЛИ,причем первые входы элементов И дополнительного логического блока соединены с прямыми выходами соответствующих разрядов счетчика импульсов,вторые входы - с прямыми выходамисоответствующих разрядов регистрауправляющего числа, остальные входыс инверсными выходами всех предыдущих младших разрядов регистра управляющего числа, а выход элемента ИЛИдополнительного логического блокаподключен к входу инвертора и первому 55входу первого элемента И, второйвход которого подключен к выходу логического блока и первому входу второго элемента И, второй вход которого подключен к выходу инвертора, а 60выход - к первому входу элемента ИЛИ,второй вход которого подключен квыходу третьего элемента И и к первому входу триггера, второй вход которого соединен с выходом первого эле мента И, а выход - с первым входомтретьего элемента И, второй входкоторого соединен с входом счетчикаимпульсов,На чертеже показана структурнаясхема устройства.Устройство содержит логическийблок 1, счетчик 2 импульсов, регистр3 управляющего числа, дополнительныйлогический блок 4, инвертор 5, первый 6, второй 7 и третий 8 элементыИ, элемент ИЛИ 9, триггер 10, причемлогический блок 1 может быть выполнен, например, на импульсно-потенциальных элементах И 11-1-; 11-Р иэлементах ИЛИ 12, а дополнительныйлогический блок 4 содержит элементыИ 13-1-:13-1 Р) и элемент ИЛИ 14,Устройство работает следующим образом.Перед .началом работы в регистре 3хранится код управляющего числа, асчетчик 2 находится в нулевом состоянии.Допустим, что в регистре 3 записан такой код, что в самом младшемразряде присутствует логическая "1",т.е. Во = 1. На вход счетчика 2 начинают йоступать импульсы числа Х.Поскольку все элементы И блока 4 до .поступления количества импульсовХ = 2 Р "закрыты, то устройство работает таким образом, что импульсычерез элементы 11-1-;11-Р и 12, открытый элемент 7 и элемент ИЛИ 8 поступают на выход устройства.После поступления числа импульсовХ = 2 "элемент 13-1 блока 4 открывается, элемент 7 закрывается сигналом элемента 5, поступающим от элемента 14, а импульсы с выхода блока1 поступают через открытый элемент6 на .счетный вход триггера 10. Каждый выходной импульс блока 1, появившийся на К-м входном импульсе числаХ, проходит на выход устройства через элемент 9 на следующем (К+1)-мимпульсе. Эта задержка на один тактвходного числа Х осуществляется припомощи триггера 10 и элемента 8.Если же в регистре 3 будет записано также число, что Ь ,Ъ. = 1, топри тех значениях Х, когда триггерРразряда счетчика 2 будет находиться в единичном положении, элемент 13-2 блока 4 будет открыт и импульсы с выхода элемента 12 будутзадерживаться на один такт входногочисла с помощью строб-импульса, вырабатываемого цепью элементов 14,6,триггера 10 и элемента 8.В предлагаемом цифро-частотномумножителе достигнуто уменьшениемаксимальной погрешности по сравнению с известным,в качестве которогоприняты серийно выпускаемые микросхемы К 155 ИЕ 8. Экспериментальныеисследования показывают, что для шес1019638 оставитель А ехред О.неце Подцубны Редактор заренко орректор;А Ф акаэ 3726 53 одписноеСР Тираж 936 ВНИИХИ Государственног но делам изобретений 5, Москва, ЖРаушс/5 ЮФВ 6 Ж ФЭа ШМВ ЙЕШШВФЕ твею т ш е шмлиал ППП "Патент", г. Ужгород, ул. Проектная, 4 тиразрядного цифро-частотного умно- жителя значение Максимальной погрешности составляет 0,890625, в то время как в известном1,390625.Необходимо отметить, что в предлагаемом устройстве достигнуто также уменьшение значений максимальнойпогрешности при любом возможном значении управляющего кода и уменьшение погрешности внутри каждого цикла умножения. Эти обстоятельства, оченьважны при построении число-импульс-,ных функциональных преобразователей,значения управляющего кода в которыхмогут и не включать те числа, при 5 которых возникает максимальная абсо.лютная погрешность. Таким.образом,в предлагаемом цифро-частотном умножителе достигнуто улучшение точност-ных характеристик в целом;