Устройство для сопряжения эвм с абонентом

(39) ( 1) 06.Р 13/00 ЗОБ РЕТЕ ОПИС я к вычислительспользовано для вычислительных па общая шина тами.для сопряжения жащая два блока блок канальных ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР ВТОРСКОМУ СВИДЕТЕЛЬСТ(71) Институт автоматики и процессов управления с вычислительным центром Дальневосточного отделения АН СССРР 2) С.Я.Коваль(56) Авторское свидетельство СССР М 1334154, кл. 6 Об Р 13/24, 1985.Авторское свидетельство СССР М 1186123, кл. 6 06 Г 13/00. 1985.(54) УСТРО ЭВМ С АБО (57) Изобрет ной технике сопряжени машин с ин удаленным - сокращен цией с ЭВМ маемой информаци (пакетов) да ния в устро информаци ЙСТВО ДЛЯ СОПРЯЖЕНИЯ НЕНТОМение относится к вычислитель- и может быть использовано для я электронных вычислительных терфейсом типа общая шина с и абонентами. Цель изобретения ие времени обмена информаэа счет исключения из приниот абонента избыточной и и выделения границ блоков нных, аппаратного формировайстве необходимой избыточной и, передаваемой к абоненту, пеИзобретение относитс ной технике и может быть и сопряжения электронных машин с интерфейсом ти(ОШ) с удаленными абонен Известно устройство ЭВМ с абонентом, содер канальных приемников, редачи по прямому доступу в память как информации, так и прерываний, использования двух каналов прямого доступа в память для передачи в ЭВМ принимаемой информации, установления прерывания от приемника более высокого приоритета, чем от передатчика, таймирования обменов по прямому доступу в память, передачи одновременно с прерываниями собственного номера устройства сопряжения, передачи при обмене с ЭВМ по прямому доступу в память номера ЭВМ, работающей с данным устройством сопряжения. Это достигается тем, что в устройство, содержащее дешифратор, регистр режимов, первый и второй коммутаторы, блок приемопередатчиков, шифратор управляющих сигналов, преобразователь последовательного кода в параллельный и обратно, блок прямого доступа в память и регистр состояния, введены блоки предварительной обработки принимаемой и передаваемой информации, блок формирования запросов прямого доступа к памяти, шифратор приоритетов, регистр системных прерываний, таймер, регистр номера ЭВМ, блок шинных формирователей управляющих сигналов и блок захвата общей шины, 2 табл., 21 ил. приемопередатчиков, дешифратор адреса, генератор синхросимволов, блок прерывания, регистр адреса вектора прерывания, мультиплексор данных, блок шифрации управляющих сигналов, блок преобразования параллельного кода в последовательный и обратно, буферный регистр, коммутатор режима, регистр режима."ГотВ") или с выхода О-триггера регистра 15состояния (сигнал "-ТАТ").Время обмена с ЭВМ по прямому доступу в память контролируется таймером 6. Вслучае, если длительность цикла ПДП превышает предельно установленное время, тотаймер б формирует сигнал "ИТАТ", по ко; торому в регистре состояния формируется,соответствующий признак, и обмен по ПДПпринудительно завершается, Признак"тайм-аут" сбрасывается сигналом "СТРМ",формируемом на элементе 100 по окончании программного чтения регистра системных прерываний, Остальные признакирегистра состояния сбрасываются раздельно по окончании чтения регистра системных, прерываний в цикле ПДП: сбрасывается тотпризнак, который передан в ЭВМ,Для связи блока с удаленным абонентом используется как стартстопный методпередачи, так и синхронный, как биториентированные протоколы, так и синхронные.При стартстопном методе передачизнаки передаются как отдельные элементыи могут отделяться произвольными интервалами времени. В начале каждого знакавводится стартовая посылка, равная "О",длительностью 1; 1,5. 2 бита. Для обеспечения перехода от предыдущего знака к последующему каждому знаку придаетсястоповая посылка, равная "1",При синхронном методе передачи знаки передаются блоками, между ксторымипередаются синхросимволы - это байториентированные протоколы,В биториентированных протоколах, например, Х.25, НО С, данные передаютсяблоками и разделятся синхросимволами,называемыми "флагами" (код 01111110), адля отделения "флагов" от данных вводятсятак называемые "бит-стаффинги", т.е. послепяти "1" вставляется "0". На приемникефбит-стаффингифф должны удаляться из потока информации.После установки устройства в исходноесостояние аппаратным или программнымспособом устанавливается один иэ режимовработы; Х.25, ВЯС, асинхронный - в регистре режима. Затем программируется режимработы в преобразователе 10 параллельного кода в последовательный и обратно и вблоке 9 прямого доступа в память, в котором канал передатчика (2-й канал) замаскирован.При работе в режимах Х.25, ВЯС в преобразователе 10 программируется синхронный режим передачи с внутреннейсинхронизацией по одоу синхросимволу:"01111110" - в режиме Х,25 или "00010110"- в режиме ВЗС, Данные и синхросимволы выдаются из преобразователя 10 по цепи "Выход" на вход блока 14 предварительной обработки передаваемой информации, а затем по цепи "Ц 10 ЗТ" на приемопередатчик 18 и далее на вход абонента.Передача информации от ЭВМ к абоненту осуществляется следующим образом,По окончании программирования преобразователя 10 на выходе "ГПД" формируется сигнал и на последовательном выходе выдается последовательность "флаг". Сигнал "ГПД" поступает в блок 12 формирования запросов и через элемент задержки 120 и 121 взводит О-триггер 123, с выхода которого сигнал "ЗПД 2" поступает в блок 9 прямого доступа в память как "запрос на прямой доступ по 2-му каналу". При передаче последнего бита "флага" в преобразователе 10 формируется сигнал "КПД", означающий, что буфер передатчика в преобразователе 10 пуст и может быть принят символ информации на передачу, Этот сигнал устанавливает признак прерывания в регистре 15 состояний на О-триггере 175, сигнал "-ТКПД" поступает в шифратор 11 приоритетов, где формируется 3-битовый код прерывания, а также с выхода элемента 115 выдается сигнал "ЗПДЗ", являющийся "запросом на прямой доступ по 3-му каналу" блока 9 прямого доступа в память, Блок 9 прямого доступа в память организует цикл обращения к памяти той ЗВМ, чей номер записан в регистре 2 номера ЭВМ, по адресу, запрограммированному в счетчике адреса 3-го канала блока 9, и записывает в память ЗВМ содержимое регистра 8 системных прерываний. ЭВМ, определив, что получен признак "КПД", записывает дополнительно в регистр 17 режима бит "РФБСТ" и размаскирует 2-й канал блока 9 прямого доступа в память, записав в него слово режима с разрядом Д 2-1, Далее блок 9 прямого доступа в память организует цикл прямого доступа в память, считывает из памяти ЗВМ байт данных и записывает его в регистр передаваемых данных преобразователя 10 параллельного кода в последовательный и обратно, При этом в преобразователе 10 сбрасывается сигнал "ГПД". Перед началом передачи записанного байта данных в середине последнего бита. "флага" вновь формируется сигнал "ГПД", по которому взводится триггер 128, разрешающий формирование "бит"стаффинга" в пеоедаваемый поток информации, Подсчет передаваемых битов осуществляется на счетчике 129. При подсчете 5 "единиц" формируется сигнал "-БСТ" на элементе 130, который запрещает перепад сигналаСПД", т.е. нз вход преобразователя 10 не поступает тактовая частота передачи. И тот же сигнал "-БСТ" через элемент 131 поступает на вход триггера 132 и переписывается на его выход по Фронту сигнала "Ц 1.14 В", При наличии "0" на выходе триггера 132 по фронту задержанной частоты "Ц 114 В" счетчик 129 сбрасывается, Далее циклы формирования "бит-стаффингов" в информации повторяются.По окончании передачи последнего символа к абоненту счетчик передаваемых битов в блоке 9 прямого доступа в память исчерпывается и на выходе "КС" формируется сигнал, который устанавливает соответствующий признак в регистре 15 состояний. Содержимое регистра 8 системных прерываний передается в ЭВМ, которая затем считывает слово состояния блока 9 прямого доступа в память, определяет от какого канала ПДП возник признак "КС" и если это канал передатчика, то он маскируется: Запись данных в преобразователь 10 приостанавливается и при передаче последнего бита последнего записанного байта в преобразователе формируется сигнал "КПД", который сбрасывает триггер 128.УСАПП 111 автоматически выдает по выходу "Вых ПД" синхросимвол, являющийся ко. дом "Флага". Сигнал "КПД" формирует в регистре 15 состояний признак прерывания, который передается в ЭВМ, и цикл передачи блоков данных повторяется.Прием информации от абонента осуществляется следующим образом.Сигналы,56 от абонента поступают в приемопередатчик 18 и из него, как информационные сигналы 52, поступают на коммутатор 16. С выхода коммутатора 16 сигналы 42 готовности абонента поступают на вход преобразователя 10 последовательного кода в параллельный и обратно, а сигналы "Ц 104 ТВ" и "Ц 115 ТВ" поступзют соответственно на последовательный и тактовый входы блока 13 предварительной обработки принимаемых данных. В асинхронном режиме работы тактовая частота вриема "-СПМ" формируется в блоке 13 нз элементе 160 2 ИИЛИ-НЕ, В режимах Х.25, ВЗС после программирования блоков и регистров УС тактовая частота "-СПМ" формируется на элементе 160 до тех пор, пока УСАПП 111 не войдет во внутренний синхронизм. При этом формируется сигнал "ВС", который взводит 0-триггер 169, и сигналом с элемента 170 блокируется формирование тактовой частоты "-СПМ",Рассмотрим далее прием и предварительную обработку принимаемых данных в блоке 13, реализованного в качестве примера, для приема и обработки информации,кратной байту, эа исключением (в протоколеХ.25) обработки "абортирующей последовательности" и последовательностей "Флаг"5 следующего вида 011111101111110.Информация в последовательном формате поступает на вход "Ц 104 ТВ" сдвигового регистра на элементах 139 и 140.Информация с выхода сдвигового регистра10 в параллельном формате дешифрируетсяна наличие последовательности "синхросимвол" на элементах 141 - 146. При дешифрации последовательности "синхросимвол"сигналом с выхода элемента 161 взводится15 О-триггер 162, разрешающий работу счетчика 164. Счетчик 164 досчитывает до 7 и еслис выхода элемента 143 поступает на входэлемента 165 сигнал "1", то на его выходепоявляется сигнал, сбрасывающий триггер20 162 и счетчик 164, В этом же такте триггер162 вновь взводится и цикл повторяется.Если в сдвиговый регистр на элементах 139и 140 поступает информация, отличающаяся от последовательности "синхрасимвол",25 то на выходе элемента 143 при счвте 7 счетчика 164 отсутствует "1" и счетчик досчитывает до 8. По этому сигналу взводитоятриггер 168, означающий, что из линии связи принимается блок (пакет) данных, на вы 30 ходе элемента 170 появляется "1",разрешающая формирование тактовой частоты приема "-СПМ" с элемента 170. По сигналу "8" со счетчика 164 на элементе 165также формируется сигнал сброса триггера35 162 и счетчика 164. Далее цикл приема информации повторяется, при этом счетчик164 считает до 8. При получении от абонентапоследовательности "синхросимвол" на выходе элемента 143 формируется "1" и, при40 наличии сигнала на выходе "8" счетчике 164,триггер 168 сбрасывается, прекрзщаетвяформирование тактовой частоты "-СПМ" ипреобразователь 10 прекращает прием инФормации. По сбросу триггера 168 форми 45 руется сигнал "-КК", который вбводиттриггер признака прерывания в регистре 15состояний,В режиме Х.25 выбрасывание бит-стаффинга осуществляется следующим обра 50 зом.Счетчик 157 подсчитывает количесщю"1", поступающих на вход "сигнал "ВхПМ")преобразователя 10 последовательного кода в параллельный и обратно. При подсчете55 пяти "1" и при наличии на входе "ВхПМ" "О"на выходе элемента 160 Формируется сигнал, блокирующий выдачу тактовой частоты"АБП", который взводит соответствующий признак в регистре 15 состояний.Признак "конец кадра" (сигнал "-ТКК") переводит триггер 124 блока 12 формирования запросов ПДП в другое состояние, Состояние триггера 124 контролируется при чтении регистра 8 системнцх прерываний как "идентификатор канала ПДП". В зависи, мости от состояния триггера 124 блока 12 , запросы на прямой доступ к памяти поступают либо на О-й канал блока 9 ПДП, либо на 1-й. Таким образом, вцделеннце из по" тока информации смежнце блоки данных передаются в ЭВМ по разным каналам блока 9 ПДП. Этим обеспечивается приоритет для принимаемых данных по отношению к передаваемым на уровне блоков данных. Такая организация приема данных наиболее эффективна при приеме коротких блоков даннцх, В этом случае требования ко времени перепрограммирования принявшего блок данных канала ПДП менее жестки. Приоритет поиемника над передатчиком по другим признакам прерываний обеспечивается шифратором приоритетов,Раздельное применение в режимах Х.25 и Н 01.С разрядов РВБСТ, РфбСТ и СИН обеспечивает дополнительные диа гностические возможности блоков УС, работающих на прием и на передачу информации от абонента.По сравнению с прототипом предлагаемое устройство сопряжения сокращает время обмена информацией абонента с ЗВМ и обеспечивает более высокую надежность за счет исключения из принимаемой от абонента избыточной информации и выделения границ блоков пакетов) данных, за счет аппаратного Формирования в устройстве необходимой избыточной форац, передаваемой к абоненту, за счет передачи по прямому доступу в память как информации, так и прерываний, за счет использования двух каналов прямого доступа в память для передачи в ЗВМ принимаемой информации, за счет установления прерываниям от приемника более высокого приоритета, чем от передатчика, за счет контроля времени обмена с ЭВМ по ПДП, что позволяет исключить зависания системы путем принудительного окончания операций обмена,превышающих предельно установленное время обмена УС с ЭВМ, за счет передачи одновременно с прерываниями собственного номера УС, за счет передачи при обмене с ЭВМ по ПДП номера ЗВМ, работающей с предлагаемцм устройством сопряжения,Формула изобретения Устройство для сопряжения ЗВМ с абонентом, содержащее два коммутатора, дешифратор, информационный вход которого и первый информационный вход-выход первого коммутатора образуют вход-выход устройства для подключения к адресной шине ЭВМ, шифратор управляющих сигналов, первцй выход и первый синхрониэирующий вход которого соединены соответственно с разрешающим входом первого коммутатора и первым выходом дешифратора, блок прямого доступа в память, регистр состояния, преобразователь последовательного кода в параллельный и обратно, регистр режимов и блок приемопередатчиков, первые информационные вход и выход которого являются соответствующими входом и выходом устройства для подключения к выходу Й входу линии связи, а второй информационный выход соединен с первым информационным входом второго коммутатора, от л и ч а ю ще е с я тем, что, с целью сокращения времени обмена с ЭВМ, в устройство введены регистр номера ЗВМ, блок шинных формирователей управляющих сигналов, блок захвата общей шины, таймер, регистр системных прерываний, шифратор приоритетов, блок формирования запросов прямого доступа в память, блок предварительной обработки принимаемой информации и блок предварительной обработки передваемой информации, причем второй информационный вход-выход первого коммутатора является входом-выходом устройства для подключения к шине данных ЗВМ, первый информационный вход-выход блока шинных формирователей управляющих сигналов является входом-выходом устройства для подключения к шине управления ЭВМ, выход регистра системных прерь.ваний подключен к информационным входом регистра номера ЭВМ, регистра режимов, информационным входам-выходам блока прямого доступа в память, преобразователя последовательного кода в параллельный и обратно, третьему информационному входу-выходу первого коммутатора и первому информационному входу шифратора управляющих сигналов, второй синхронизирующий вход которого соединен с выходом блока шинных формирователей управляющих сигналов, первым управляющим входом первого коммутатора, тактовыми входами таймера и блока прямого доступа в память, синхронизирующими входами дешифратора, блока захвата общей шины и преобразователя последовательного кода в параллельнцй и обратно и вторым информационным входом второго коммутатора, первый и второй выходы которого подключены соответственно к второму информационному входу блока приемопередатчиков и первым синхронизирующим входам блоков предварительной обработки принимаемой и предаваемой информации, разрешающие входы й" входы сброса которых соединены соответственно с выходом 5 регистра режимов и первым выходом шифратора управляющих сигналов, вторым информационным входом подключенного к адресным входам-выходам первого коммутатора и блока прямого доступа в память и 10 разрешающему входу преобразователя последовательного кода в параллельный и обратно, вход выборки, вход готовностей и информационный последовательный вход которого подключены соответственно к пер вому выходу шифратора управляющих сиг-, налов, третьему выходу второго коммутатора и первому выходу блока предварительной обработки принимаемой информации, а выход запроса данных - к 20 третьему информационному входу второго коммутатора, упрвляющим входом соединенного с выходом регистра режимов.и первым управляющим входом шифратора управляющих сигналов, третий информаци онный вход блока приемопередатчиков и четвертый информационный гход второго коммутатора соединены с первым выходом блока предварительной обработки передаваемых данных, входы готовности данных, 30 второй синхрониэирующий вход и второй выход которого подключены соответственно к выходам готовностей, последовательных данных и синхронизации и входу синхронизации передачи преобразователя 35 последовательного кода в параллельный и обратно, соединенчого выходами готовностей и синхронизации соответственно с входом готовности блока формирования запроса прямого доступа в память и с пер вым информационным входом регистра состояния и вторым синхрониэирующим входом блока предварительной обработки принимаемой информации, второй выход которого подключен к второму информаци онному входу регистра состояния, третий и четвертый информационные входы которого соединены соответственно с выходом таймера и выходом конца счета блока прямого доступа в память, первый и второй 50 входы запроса и выход подтверждения запроса которого соединены соответственно с первым и вторым выходами и входом подтверждения запроса блока формирования запросов прямого доступа к памяти, входы синхронизации сброса и третий выход которого подключены соответственно к выходу регистра состояния, первому выходу шифратора управляющих сигналов и первому информационному входу регистра системных прерываний, входы сброса и синхронизации и выход регистра состояния соединены соответственно с вторым и первым выходами и вторым упрэвляющим входом шифратора управляющих сигналов, разрешающий вход которого подключен к выходу подтверждения запросов блока прямого доступа к памяти, синхронизирующий выход которого подключен к разрешающему входу таймера, второму управляющему входу первого коммутатора, информационному входу блока захвата "обцей шины" и первому информационному входу блока шинных формирователей управляющих сигналов, первый, второй н третий разрешающие входы и второй информационный вход которого соединены соответственно с первыми выходами шифратора управляющих сигналов и дешифратора и первым и вторым выходами блока захвата общей шины, вход сброса которого подключен к выходу регистоа состояния и информационному входу шифратора приорите;ов, соединенного первым выходом с вторым информационным входом регистра системных прерываний, третий информационный вход и управляющий вход которого соединены соответственно с вторым выходом дешифратора и первым выходом шифратора управляющих сигналов, выход регистра номера ЭВМ соединен с входом-выходом устройства для подключения к адресной шине ЭВМ, а синхровход - с первым выходом шифратора управляющих сигналов, синхровходом регистра режимов и входом режима блока прямого доступе в память, третий запросный вход и управляющий вход-выход которого соединены соответственно с вторым выходом шифратора приоритетов и вторым информационным входом-выходом блока шинных формирователей управляющих сигналов, первый выход блока захвата общей шины подключен к разрешающему входу регистра номера ЭВМ и информационному входу блока прямого доступа к памяти.1702380Ф Ф Ю3 аа . в ь. э йх ох ойХсь Хсь Е МфаЭто устройства имеет следующие недостатки,1. Обмен данными между ЭВМ и устройством сопряжения (УС) осуществляетсяв несколько этапов: сначала передается через общую шину в ЭВМ адрес вектора прерывания, затем считывается содержимое,регистрарежима(дляапределения причиныпрерывания) и, наконецсчитывается илизаписывается байт данных в блок преобразования параллельнагс кода в последовательный и обратно, Такай алгоритм Обменаувеличивает время занятости ОШ при обме.не информацией устройства сопояжения сЭВМ,2. В устройстве сопряжения не осуществляется предварительная обработка блоков пакетов) информации впоследовательном коде, например, не определяется начало и конец принимаемых блоков данных в синхронных протоколах, невыбрасываются на приеме из потока инфор-мации и не вставляются на передаче в потокинформации так называемые "бит-стаффинги" - в протоколах НО С, Х.25, Поэтому ОШоказывается чрезмерно загружена передачей избыточной информации, принимаемойот абонента, что, во-первых, ограничиваетколичество подобных устройств сопряжения, подключаемых к ЭВМ, а, во-вторых,загружает ЭВМ выполнением значительнойработы по удалению из патока данных избыточной информации.3, В устройстве сопряжения происходитискажение принимаемыхданных в синхронном режиме рабаты блока преобразованияпараллельного кода в последовательный иобратно вследствие того, чта тактовая частота, поступаемая из генератора синхрасимволов, никак не синхронизирована сфронтами битов данных, поступающих изканала связи через буферный регистр.4. Неэффективно обеспечен приоритетприемника над передатчиком, реализованный на уровне программы. При возникновении программных задержек возможныпотери принимаемой информации из-за наложения нескольких символов информациив буферном регистре приемника блока преобразования параллельного кода о последовательный и обратна,При переходе в неисправное состояниеЭВМ, работающей с данным устройствамсопряжения, устройство сопряжения неимеет возможности работать ва всех режимах с другой ЗВМ, подключенной к этой жеобщей шине, так как Ус подсоединено кконкретной ЭВМ пс шинам прерываний.Наиболее близким к предлагаемому устройству является устройство для сопряжения цифровой вычислительной машины с линиями связи, содержащее дешифратор, регистр режимов, блок прерываний, блок управления, первый и вторОй КОммутатсры, первый и второй блоки приемопередатчиков., и реобразовател ь последавател ьнога кода в параллельный и обратно, блок прямого доступа в памя гь, первый и второй блоки выдачи адреса, регистр состояния, регистр входной информации, регистр выходной информации, третий коммутатор, триггер выбора канала, первый и второй элементы ИЛИ, Информационный вход регистра режимов и выход первого коммутатора подключены к выходной и входной информ а циси н ым шинам ЦБ М, вход дешибратсра соединен с адресной шиной ЦВМ, выход запроса на прерывание блока прерь 1 ваний и выход сопровождения выходной информации блока управления - с одноименными входными шинами ЦВМ, вход ответа на прерывание блока прерываний и вход сопровождения входной информации - с выходными одноименными шинами ЦВМ, Шинные входы и выходы первого и второго блоков приемопередатчиков подлючены к первой и второй линиям связи. Информационные входы первого и второго блоков приемопередатчиков соединены с последовательным выходом преобразователя последовательного кода в параллельный и обратно, информационные выходь: первого и второго лаков приемопередатчиков - соответственно с первым и вторым входами второго коммутатора, выход которого соединен с последовательным входом преобразователя последавательнога кода в параллельный и обратна, вход разрешения преобразования и выход конца преобразования которого соединены с соответствующими выходом и входом блока управления, песвый и второй выходы дешифратора - соответственно с входами разрешения приема регистра режимов и блока управления, управляющий вход перного коммутатора - с выходом разрешения передачи блока управления, вход режима передачи блока управления - с выходом соответствующего разряда регистра режимов, вход разрешения прерывания блока прерываний - с выходом соответствующего разряда регистра режимов. Выход требования прямого доступа в память и вход разрешения прямого доступа в вмять блока прямого даступа в память подключены к сднаименным входу и выходу ЦВМ, выходи разрешения приема входной информации блОка прЯмаго дОступа в память и блока упсавления соединены с входами первого элемента ИЛИ, выход которого соединен с1702380ЛХдс ОХИСоставитель С.Ковальедактор А.Калиниченко Техред М.Моргентал Корректор М,Максимиши аказ 4544 Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКН113035, Москва, Ж, Раушская наб., 4/5оизводственно-издательский комбинат "Патент", г, Ужгород, ул,Гагарина, 10тактовым входом регистра входной информации, информационный вход которого, а также информационные входы первого и второго блоков выдачи адреса подключены к информационной шине цВМ, Выход регистра выходной информации соединен с первым информационным входом третьего коммутатора и первым входом команды блока управления, второй информационный вход третьего коммутатора - с выходом кода состояния блока управления, выход третьего коммутатора - с параллельным информационным входом преобразоавтеля последовательного кода в параллельный и обратно, параллельный выход которого - с информационным входом регистра входной информации, выход которого соединен с вторым входом команды блока управления и первым информационным входом второго коммутатора, тактовый вход регистра выходной информации - с выходом. второго элемента ИЛИ, входы которого соединены с выходами разрешения приема выходной информации блока управления и блока прямого доступа в память, первый и второй выходы разрешения выдачи адреса которого соединены с соответствующими входами первого и второго блоков выдачи адреса соответственно, входы выбора которых соединены с третьим и четвертым выходами дешифратора соответственно, Выходы первого и второго блоков выдачи адреса соединены с вторым и третьим информационными выходами второго коммутатора, четвертый информационный вход которого - с выходом регистра состояния, вход которого - с информационным выходом блока управления, Входы запроса на прерывание и запроса доступа в память блока прерываний и блока прямого доступа в память соответственно соединены с выходами соответствующих разрядов регистра состояния, вход режима прямого доступа в память блока прямого доступа в память - с выходом соответствующего разряда регистра режимов. Вход триггера выбора канала соединен с выходом соответствующего разряда регистра режимов, прямой и инверсный выходы триггера выбора канала - с разрешающими входами первого и второго приемопередатчиков, Блок управления содержит дешифратор, коммутатор, счетчик, первый, второй и третий регистры, элемент И,элемент задержки, причем первый, второй и третий входы дешифратора являются соответственно входом режима передачи, входом разрешения приема и входом сопровождения входной информации блока управления, первый и второй информационные входы коммутатора соединены соответственно с первой и второй группами входов дешифратора и являются первым и вторым входами команды блока управления, 5 четвертый вход дешифратора, счетный входсчетчика, тактовые входы второго и третьего регистров соединены между собой и являются входом конца преобразования блока управления, первый выход дешифра тора - с входом элемента задержки, выходкоторого - с тактовым входом первого регистра и первым входом элемента И, второй вход которого - с вторым выходом дешифратора, а выход элемента И - с входом запи си счетчика, информационный входкоторого соединен с выходом коммутатора, третий информационный вход которого соединен с первой группой выходов дешифратора. Выход счетчика соединен с пятым 20 входом дешифратора, вторая группа выходов дешифратора - с информационным входом первого регистра, выход которого соединен с к нформационным входом второго регистра, первый и второй выходы ко торого являются выходом разрешенияпередачи, выходом начала преобразования блока управления, Третий выход соединен с шестым входом дешифратора, Группа выходов второго регистра является информа ционным выходом блока управления.Третья группа выходов дешифратора соединена с информационным входом третьего регистра, первый, второй выходы которого являются выходами разрешения приема 35 входной информации и выходной информации блока соответственно. Группа выходов третьего регистра является выходом кода состояния блока, причем блок прямого доступа в память содержит регистр запросов, 40 первый и второй элементы И, элемент ИЛИи дешифратор, Вход регистра запросов является входом запросов прямого доступа в память блока, выходы регистра соединены с группой входов дешифратооа и с входами 45 элемента ИЛИ, выход которого соединен спервыми входами первого и второго элементов И, второй вход первого элемента И - с выходом первого триггера, а выход первого элемента И - с установочным входом второго триггера, сбросовый вход которого 50 соединен с первым выходом дешифратора,а инверсный выход второго триггера - с первым входом дешифратора и сбросовым входом первого триггера, установочный вход которого соединен с вторым входом 55 дешифратора и является входом разрешения прямого доступа в память блока, Первый, второй, третий и четвертый выходы дешифратсра являются первым и вторым выходами разрешения выдачи адреса блока и выходами приема входной информациии выходной информации блока. Втооой вход второго элемента И является входом режима прямого доступа в память блока, а выход второго элемента И, единичный выход второго триггера и шестой выход дешифратора образуют выход требования прямого доступа в память блока, пр - ичем блок выдачи адреса содержитсчетчик, элемент НЕ, первый и второй эле ,менты И, элемент ИЛИ, элемент задержки и , регистр. Первый вход первого элемента И и вход элемента НЕ образуют вход выбора блока, второй вход первого элемента И со,единен с выходом элемента НЕ, а выход первого элемента И соединен с входом записи счетчика, информационный вход кото- , РОГО является информационным ВхОдОм блока. Счетный вход счетчика соединен с выходом элемента задержки, выход счетчи ка - с инфорационным входом регистра, выход которого является выходом блока, а тактовый вход регистра соединен с выходом элемента ИЛИ, первый вход которого сое динен с входом элемента задержки и выходом второго элемента И, первый входкоторого и второй вход элемента ИЛИ образуют вход выдачи адреса, а второй вход второго элемента И соединен с входом набораблока,Недостатками этого устройства являют.ся;1. Не осуществляется предварительная обработка блоков (пакетов) данных, принимаемых от абонента или выдаваемых абоненту, например, не удаляются синхросимволы, необходимые для поддержания символьной синхронизации в каналах связи, не выбрасываются на приеме из потока данных и не вставляются на передаче в поток данных так называемые бит-стаффинги - в протоколах НО С, Х,25, что, во-первых, увеличивает время обмена с ЭВМ, во-вторых, препятствует поцключению к ЭВМ большего количества подобных устройств сопряжения, в-третьих, загружает ЭВМ выполнением значительной работы по удалению из потока данных избыточной информации, по разделению принятой информации на блоки данных и по вставлению в передаваемые данные необходимой избыточной информации,2. Передача векторов прерываний в ЭВМ Осуществляется за два этапа обращения ЭВМ к УС сначала передается адресвектора прерываний, а затем содержимое регистра состояния с информацией о причине, вызвавшей прерывание, что также увеличивает время занятости общей шины при обмене информацией между УС и ЗИМ. 3. При обмене с ЗВМ по прямомудоступу в память (ПДП) в случае неисправности в ЗВМ, либо в адресной части устройства сопряжения возможно "зависание" ОШ вследствии того, что устоойство сопряжения не может принудительно снять собственные сигналы и освободить ОШ.4. В устройстве сопряжения происходит потеря принимаемых блоков данных в случае, когда ЭВМ не успевает занести новый адрес в блок выдачи адреса, а данные из канала связи уже приняты в преобразователь последовательного кода в параллельный и обратно,5. При переходе в неисправное состояние ЗВМ, работающей с данным устройством сопряжения, устройство сопряжения не имеет возможности работать с другой ЭВМ, подключенной к этой ОШ, вследствие того, что оно подключено по шинам прерываний к конкретной ЭВМ.Целью изобретения является сокращение времени обмена с ЭВМ.Согласно предлагаемому изобретению устройство, содержащее дешифратор, регистр режимов, первый и второй коммутаторы, блок приемопередатчиков, преобразователь последовательного кода в параллельный и обратно, блок прямого доступа в память, регистр состояния, причем вход дешифратора соединен с адресной шиной ЭВМ, шинные входы и выходы блока приемопередатчика подключены к линии связи, э информационный выход приемопередатчика соединен с первым входом второго коммутатора, введены блок предварительной обработки принимаемой информации, блок предварительной обработки передаваемой информации, блок формирования запросов прямого доступа к памяти, шифратор приоритетов, регистр системных прерываний, шифратор управляющих сигналов, таймер, регистр номера ЭВМ, блок шинных формирователей управляющих сигналов, блок захвата общей шины,причем, первый вход управления блока предварительной обработки принимаемой информации соединен с выходом регистра режимов, с первыми управляющими входами блока предварительной обработки передаваемой информации, шифратора управляющих сигналов, второго коммутатора, второй информационный вход которого соединен с информационным выходом преОбразователя последовательного кода в параллельный и обратно, ЯВлЯющимсЯ Входом готовности абонента, первый информационный выход второго коммутатора - с первым Входом примопередатчика, второй информационный вход которого соединен споследовательным выходом блока предварительной обработки передаваемой информации и с третьим информационным входом второго коммутатора, четвертый информационный вход которого соединен с выходом блока шинных формирователей управляющих сигналов, с вторым управляющим входом шифратора управляющих сигналов, с первыми управляющими входами дешифратора, блока захвата общей шины, первого коммутатора, таймера, блока прямогодоступа в память, преобразователя последовательного кода в параллельный и обратно, второй управляющий вход которого соединен с первым управляющим выходом шифратора управляющих сигналов, с первыми управляющими входами шинного формирователя управляющих сигналов, регистра номера ЭВМ, регистра системных прерываний, регистра состояния, блока формирования запросов прямого доступа к памяти, регистра режима, с вторыми управляющими входами блока прямого доступа в память, первого коммутатора, таймера, блока предварительной обработки передаваемой информации, блока предварительной обработки принимаемой информации,третий управляющий и последовательный входы которого соединены с соответствующими выходами второго коммутатора и с третьим управляющим входом блока предварительной обработки передаваемой информации, последовательный вход которого соединен с соответствующим выходом преобразователя последовательного кода в параллельный и обратно, вход синхронизации передаваемой информации которого соединен с соответствующим выходом блока предварительной обработки передаваемой информации, четвертый управляющий вход которого соединен с уп-. равляющим выходом преобразователя последовательного кода в параллельный и обратно, с первым информационным входом регистра состояний, с четвертым управляющим входом блока предварительной обработки принимаемой информации, по-. следовательный выход и выход синхронизации принимаемой информации которого соединены с соответствующими входами преобразователя последовательного кода в параллельный и обратно, выход готовности приема и готовности выдачи которого соединены с пятым управляющим входом блока предварительной обработки передаваемой информации, с соответствующими входами блока формирования запросов прямого доступа к памяти, первые два выхода которого являются запросами на прямой доступ к памяти на передачу принятых от абонента данных в ЭВМ и подключены к соответствующим входам блока прямого доступа в память, третий выход блока формирования запросов прямого доступа к 5 памяти является запросом на прямой доступ к памяти на выдачу данных из ЭВМ к абоненту и подключен к соответствующему входу блока прямого доступа в память, информационный вход-выход которого соеди нен с выходом регистра системныхпрерываний, с информационными входами регистра режима, шифратора управляющих сигналов, регистра номера ЭВМ, с первым информационным входом-выходом пер вого коммутатора, со входом-выходомпреобразователя последовательного кода в параллельный и обратно, адресный вход которого соединен с адресным входом шифратора управляющих сиг налов, с первыми адреснымивходами-выходами первого коммутатора, блока прямого доступа в память, первые выходы которого являются подтверждениями запросов прямого доступа к памяти и 25 соединены с третьим управляющим входомшифратора управляющих сигналов, со вторыми управляющими входами блока формирования запросов прямого доступа к памяти, четвертый выход которого является 30 идентификатором канала прямого доступа кпамяти, осу цествляющего передачу в ЭВМ принятых от абонента данных, и соединен с первым информационным входом регистра системных прерываний, вторая группа ин формационных входов которого соединенас первым выходом шифратора приоритетов, второй выход которого является запросом на прямой доступ к памяти на передачу прерываний и подключен к соответствующему 40 входу блока прямого доступа в память, третий выход которого является общим признаком конца счета всех каналов блока прямого доступа в память и соединен со вторым информационным входом регистра 45 состояния, третий информационный входкоторого соединен с соответствующим выходом блока предварительной обработки принимаемой информации, а выход регистра состояния соединен с информационным 50 входам шифратора приоритетов, с третьимуправляющим входом блока формирования запросов прямого доступа к памяти, с четвертым упрэвллющим входом шифратора управляющи,; сигналов, с вторым управляю щим зходом блока захвата общей шины,третий управляющий вход которого соединен с выходом управления блока прямого доступа в память, с вторым управляющим входом шинного формирователя управляющих сигналов, с третьими управляющимивходами первого коммутатора и таймера, выход которого соединен с четвертым информационным входом регистра состояния, второй управляющий вход которого соединен с вторым управляющим выходом шифратора управляющих сигналов, первый выход блока захвата общей шины соединен ,с информационным. входом шинного фор;мирователя управляющих сигналов, третий управляющий вход которого соединен с вторым выходом блока захвата общей шины, с разрешающим входом регистра номера ЭВМ, с третьим управляющим входом блока прямого доступа в память, управляющий вход-выход которого соединен с входом-выходом шинного формирователя управляющих сигналов, разрешающий вход которого соединен с пятым управляющим входом шифратора управляющих сигналов, с выходом дешифратора, второй выход которого является собственным адресом устройства сопряжения.и соединен с соответствующим входом регистра системных прерываний, входы готовности преобразователя последовательного кода в параллельный и обратно являются выходами готовности абонента и подключены к соответствующим выходам второго коммутатора, выход регистра номера ЭВМ соединен с адресным входом дешифратора, с вторым адресным входом-выходом первого коммутатора и с адресной виной ЭВМ, шина данных ЭВМ подключена ко второму информационному входу-выходу первого коммутатора, шина управления ЭВМ подключена к входу-выходу шинного формирователя управляющихсигналов.Сопоставительный анализ предлагаемого решения с прототипом показывает, что предлагаемое устройство отличается наличием новых блоков; блока предварительной обработки принимаемой информации, блока предварительной обработки передаваемой информации, блока формирования запросов прямого доступа к памяти., шифратора приоритетов, регистра системных прерываний, шифратора управляющих сигналов, таймера, регистра номера ЭВМ, блока шинных формирователей управляющих сигналов, блока захвата общей шины - и их взаимосвязями с остальными элементами схемы.Таким образом, предлагаемое устройство соответствует критерию изобретенияновизна .Сравнение предлагаемого решения с другими техническими решениями показывает, что все введенные блоки широко известны, Однако при их введении в указанной связи с остальными элементами схемы в предлагаемое устройство для сопряженияЭВМ с абонентом, вышеуказанные блоки вих совокупности обеспечивают устройствуновое качество, а именно, сокращение5 времени обмена с ЭВМ, повышение надежности. Это позволяет сделать вывод о соответствии технического решения критерия"существенные отличия",На фиг,1 представлена блок-схема уст 10 ройствэ; на Фиг,2 - дешифратор; на фиг,3 -регистр номера ЭВМ; на фиг.4 - первыйкоммутатор; на фиг,5 - блок шинных формирователей управляющих сигналов; на фиг.6- блок захвата общей шины; на фиг.7 - тай 15 мер; на фиг.8 - шифратор управляющих сигналов; на фиг,9 - регистр системныхпрерываний; на фиг,10 - блок прямого доступа в память; на фиг.11 - преобразовательпоследовательного кода в параллельный и20 обратно; на фиг.12 - шифратор приоритетов; на фиг,13 - блок формирования запросов прямого доступа к памяти; на фиг, 14 -блок предварительной обработки передаваемой информации; на фиг, 15 - блок пред 25 варительной обработки принимаемойинформации; на фиг, 16 - регистр состояния; на фиг,17 - второй коммутатор; нафиг,18 - регистр режима; на фиг.19 - блокприемопередатчика; на фиг.20 - схема ар 30 битража и захвата магистрали общая шина;на фиг.21 - временная диаграмма работыблока захвата общей шины,Устройство (фиг.1) содержит дешифратор 1, регистр 2 номера ЭВМ, первый ком 35 мутатор 3, блок 4 шиннных формирователейуправляющих сигналов, блок 5 захвата общей шины, таймер 6, шифратор 7 управляющих сигналов, регистр 8 системныхпрерываний, блок 9 прямого доступа в па 40 мять, преобразователь 10 последовательного кода в параллельный и обратно,шифратор 11 приоритетов, блок 12 формирования запросов прямого доступа к памяти, блок 13 предварительной обработки45 принимаемой информации, блок 14 предварительной обработки передвэемой информации, регистр 15 состояния, второйкоммутатор 16, регистр 17 режима, блок 18приемопередатчика. Кроме того, устройство50 включает в себя адресные 19, информационные 20 и управляющие 21 шины магистралитипа общая шина, подключенной к ЭВМ,шины 22 - 54 внутренних связей устройства,входные 55 и выходные 56 шины, подклю 55 чаемые к абоненту.Дешифратор 1 (Фиг.2) состоит из наборного поля 57 собственного адреса устройства сопряжения, схемы сравнения 58 иэлемента НЕ 59.Регистр 2 номера ЭВМ (фиг,З) состоитиз регистра защелки 60 с высокоимпедансным состоянием выходов.Первый коммутатор 3 (фиг,4) состоит изшинных формирователей 61, 62 и регистра 5защелки 63 с высокоимпедансным состоянием выходов.Шинный формирователь управляющихсигналов блока 4 (фиг.5) состоит из буферных элементов 64 - 66, шинных формирователей 67, 71, 72, 73 и 80, задержки наэлементах 68 и 69, элемента И 70, магистральных приемников 74 - 79 и элемента НЕ81,Блок 5 захвата общей шины (фиг.6) содержит О-триггеры 82 и 84, элементы НЕ 85и 86, элемент ИЛИ 88 и элементы И-НЕ 83 и87,Таймер 6 (фиг,7) состоит из счетчика 89.Шифратор 7 управляющих сигналов 20(фиг,8) содержит дешифраторы 90 и 107, элементы ИЛИ - НЕ 91, 92 и 99, элементы И 93,94, 95, 96, 98, 103, 105 и 106, элементы ИЛИ100, 102 и 104, элемент И-НЕ 101, формирователь импульсов на одновибраторе 97, 25Регистр 8 системных прерываний(фиг.10) содержит элементы НЕ 109 и,112,элемент И 110 и схему 111 прямого доступа 30в память.Преобразователь 10 последовательногокода в параллельный и обоатно (фиг.11) состоит из схемы универсального синхронноасинхронного приемопередатчика 113. 35Шифратор 11 приоритетов (фиг.12) состоит из шифратора 114 и элемента НЕ 115,Блок 12 формирования запросов прямого доступа к памяти (фиг.13) содержит задержки на.элементах 116, 117 и 120, 121, 40элементы И 118, 119, 125 и 126, О-триггеры122, 123 и 124.Блок 14 предварител ьной обработки передаваемой информации (фиг.14) состоит изэлементов НЕ 127, 133, 136 и 137, О-триггеров 128 и 132, счетчика 129, элементов И -НЕ 130, 138, элемента И 131, задержки наэлементах 134 и 135,ьБлок 13 предварительной обработкипринимаемой информации (фиг,15) состоит 50из сдвиговых регистров 139 и 140, элементов ИЛИ-НЕ 141, 143,145 и 167, элементовИ-НЕ 142, 158 и 163, элементов И 144, 159,161, элементов 2 ИИЛИ-НЕ 146 и 160, 0 триггеров 162, 168 и 169, элементов НЕ 147, 55148, 151., 152, 155, 156 и 166, задержек наэлементах 149, 150 и 153, 154, элемента4 ИИЛИ-НЕ 165, элемента "исключающееИЛИ" 170, счетчиков 157 и 164. Регистр 15 состояний (фиг,16) содержитО-триггеры 171 - 175.Второй коммутатор 16 (фиг.17) содержит коммутаторы 176 и 177, элементы ИЛИ178 и 179,Регистр 17 режима (фиг.18) состоит иэрегистра-защелки 180.Приемопередатчик 18 (фиг. 19) содержит преобразователи уровней 181 - 185,формирователи уровней 186 и 187.Дешифратор 1 осуществляет опознаниеадреса УС на ОШ путем сравнения с константой, закоммутированной на наборномполе, стаоших четырех разрядов адресаОШ.Регистр 2 номера ЭВМ хранит код номера ЭВМ, которая в данный момент работаетс УС через ОШ.Коммутатор 3 осуществляет прием и выдачу данных и младших разрядов адреса отЭВМ к УС и от УС к ЭВМ.Блок 4 шинных формирователей управляющих сигналов осуществляет прием ивыдачу стробов и сигналов управления, поступающих от ЭВМ в УС и от УС в ЭВМ,Блок 5 захвата общей шины предназначен для арбитража и захвата ОШ. Арбитражосуществляется по фронту тактового импульса "С 1 В" при наличии запроса "ЗЗХВ"из блока 9 ПДП, наличии сигнала "ВхА В" иотсутствии сигнала "Зан 1", В этом случаезапрос с входа первого триггера 82 поступает на выход элемента 83 ЗИ-НЕ и устанавливает сигнал "-ВхА+1 В" на выходе элемента2 И - НЕ 87, запрещая тем самым арбитраждля аналогичных блоков захвата общей шины, имеющих более низкий приоритет. Приоритет определяется расположением блоказахвата на общей шине, На фиг.20 приоритет блока выше приоритета блока "+ 1".По заднему фронту тактового импульса"С 1 В" запрос переписывается с входа триггера 84 на его выход, Тем самым захватывается магистраль (сигналом "-Зан") изапрещается работа других блоков УС. Привозникновении таймаута в УС блок 5 захватаобщей шины сбрасывается сигналом "-ТАТ"и УС отсоединяется от ОШ. Временная диаграмма работы блока 5 захвата общей шины приведена на фиг.21,Таймер 6 осуществляет контроль за временем обмена устройства сопряжения сЭВМ по прямому доступу в память,Шифратор 7 управляющих сигналовформирует сигналы выбора блоков устройства сопряжения, стробы записи в регистры режимов, номера ЭВМ, системныхпрерываний, управляющие сигналы в блокитаймера, прямого доступа в память, сигналыобщего сброса УС и сбросов разрядов регистра состояния.Регистр 8 системных прерываний запоминает и выдает в ЭВМ код наиболее приоритетного признака прерывания, собственный адрес УС и признак канала прямого доступа в память, осуществляющего передачу в ЭВМ принимаемых от абонента данных в текущий момент.Блок 9 прямого доступа в память осущеляет обмен с ЭВМ на внепроцер орном уровне, реализован на элементе КР 58 ОВТ 57 и представляет собой программируемый контроллер прямого доступа в память (ПКПДП).Преобразователь 10 последовательного кода в параллельный и обратно реализован на элементе КР 580 ВВ 51 А и представляет собой универсальный синхронно-асинхронный приемопередатчик (УСАПП) и осуществляет преобразование принятой от ЭВМ по двухнаправленным шинам ВДО - ВД 7 информации в параллельном формате в последовательный формат на выходе, а также обратное преобразование информации, принятой в последовательном формате, с выдачей ее на шине ВДО - ВД 7.Шифратор 11 приоритетов осуществляет шифрацию признаков прерываний, выдает код самого приоритетного признака, а также формирует запрос на прямой доступ в память и реализован на микросхеме К 155 ИВ 1.Блок 12 формирования запросов ПДП предназначен для формирования запросов , в блок прямого доступа в память на передачу в ЭВМ принятых от абонента данных или на считывание из ЭВМ данных, предназначенных для передачи к абоненту.Блок 13 предварительной обработки принимаемой информации осуществляет выделение блоков данных из общего потока принимаемой от абонента информации в синхронных протоколах, формирует признаки прерывания "конец кадра" (КК) и "принята абортирующая последовательность" (АБЦ), удаляет "бит-стаффинги" из потока информации в протоколах Х.25, НО СБлок 14 предварительной обработки передаваемой информации обеспечивает вставление "бит"стаффингов" в блоки данных в протоколах Х.25, НО.С.Регистр 15 состояния хранит результаты действий, выполненных в УС.Коммутатор 16 обеспечивает работу устройства в режиме "Шлейф". В этом режиме УС отключается от абонента, при этом поток информации в последовательном Формате с выхода блока предварительной обработки передаваемой информации поступает через коммутатор на вход блокапредварительной обработки принимаемойинформации.Регистр 17 режима задает различные5 режимы работы УС;Приемопередатчик 18 обеспечивает согласование сигналов УС и абонента.Устройство работает следующим образом,10 Со стороны общей шины устройствопредставляет собой поле адресов шириной20 разрядов. Старшие 4 разряда на ОШ являются полем номеров устройств, подключенных к данной ОШ, в том числе ЗВМ.15 Младшие разряды (А 15 - АО ) являются полем адресов ЗВМ,Аресация внутри устройства сопряжения осуществляется в соответствии с табл.1.Назначение разрядов регистров.20 Регистр 2 номера ЗВМ (РНЭ):О разряд РН 3 (запись) - бит адреса А 16ОШ;1 разряд РНЗ (запись) - бит адреса А 17ОШ;25 2 разряд РНЭ (запись) - бит адреса А 18ОШ;3 разряд РНЭ (запись) - бит адреса А 19ОШ. 30 ПРИМЕЧАНИЕ: Содержимое РНЭ используется при обмене с ЭВМ в режиме прямогодоступа к памяти для задания номера ЭВМ,работающей с данным УС.Регистр 17 режима (РР):35 Ор РР - режим "Шлейф" (выходы УСзамыкаются на собственные входы);1 р РР - асинхронный режим;2 р РР - режим, протокола "ВЯС";Зр РР - синхронный (диагностический);40 4 р РР - разрешение выбрасывания"бит-стаффинга";6 р РР - запрет приема;45 7 р РР - программный сброс.Регистр 15 состояний (РС):Ор РС - бит ошибки (тайм-аут) (ТАТ);1 р РС - бит конца счета (ТКС);2 р РС - бит приема "абортирующей по следовательности"(ТАБП);Зр РС - бит конца кадра (ТКК);4 р РС - бит конца передачи (ГКПД).Регистр 8 системных прерываний(РСП);Ор РСП - идентификатор канала ПДП, 55 осуществляющего передачу в ЭВМ принятой от абонента информации;1, 2, Зр РСГ 1 -код наиболее поиоритетного прерывания в регистре состояний (соответствие разрядов РС коду в РСПпоказано в табл.2);4, 5, 6,7 р РСП - собственный номер УС.Со стороны общей шины устройствообеспечивает обмен на программном уровне с внутренними регистрами устройства иобмен по прямому доступу в память,Обмен ЭВМ с внутренними регистрамиустройства начинается с выставления адреса регистра на шины адреса 19, которыйстробируется сигналом "-СТРА", поступающим через приемник 74 на вход схемы 58сравнения.Адрес устройства задается пользователем посредством наборного поля 57 перемычек; размещенных в дешифраторе 1. Присовпадении адреса регистра и кода, установленного в дешифраторе, а также при поступлении сигнала "СТРАВ"вырабатывается сигнал "-АДРОП", разрешающий работу элементов 66 и 71 в блоке 4и дешифратора 90 в блоке 7,Драйверы данных 61 и младших разрядов адреса 62 первого коммутатора 3 открываются сигналом "-ВУДДА",поступающим из блока 7. Драйвер 63 старших разрядов адреса открывается толькопри обмене по прямому доступу в памятьсигналом "-ППД",Разряды А 4 - 47 через драйвер адреса62 поступают на дешифратор 90, которыйформирует сигналы выбора регистров. Информационные сигналы поступают по шине20 и через драйверданных 61 поступают навнутреннюю шину данных ВДО - ВД 7. Направление передачи адреса определяетсясигналом "РА", поступающим из блока 9ПДП. При обмене на программном уровнеадрес поступает в устройство, при обмене врежиме прямого доступа в память адрес выдается иэ устройства на ОШ,Программа ЭВМ записывает управляющую информацию в регистр 2 номера ЭВМи в регистр 17 режимов, программируютсярежимы работы преобразователя 10 последовательного кода в параллельный и обратно и блока 9 прямого доступа в память, В 4зависимости от содержимого регистра 17режима и регистра режима преобразователя 10 устройство работает в одном из выбранных режимов: Х.25, ВЯС, асинхронном.5Обмен по прямому доступу в памятьосуществляется следующим образом.Обмен по ПДП начинается с возникновения одного из запросов "ЗПДО", "ЗПД 1","ЗПД 2" в блоке 12 формирования запросов 5ПДП или запроса "ЗПДЗ" из шифратора 11приоритетов. Если размаскирован соответствующий канал блока 9 ПДП, то блок 9 ПДПформирует сигнал запроса захвата "ЗЗХВ"общей шины, поступающий на вход блока 5 ЗАХВАТА общей шины, Если общая шина находится в состоянии "Не занято", то есть сигнал "-ВхА" находится в состоянии "0", а сигнал "-Зан" - в состоянии "1", то блок 5 5 захвата "общей шины" формирует сигналы"-ЗанВ" и "-ВхА+1 В", которые через магистральные передатчики 73 и 80 блока 4 шинных формирователей управляющих сигналов выдаются на общую шину и пере водят ее в состояние "Занято", Одновременно сигнал "-ЗанВ" поступает на вход блока 9 прямого доступа в память, разрешая дальнейшую его работу, а также открывает выходы регистра 2 номера ЭВМ, выдавая 15 на общую шину код той ЭВМ, которая будетработать с этим УС, Блок 9 ПДП формирует сигналы "РА" и "-РА", которые соответственно в коммутаторе 3 задают направление передачи младших разрядов адреса АО - А 7 из 20 УС на ОШ, а в блоке 4 шинных формирователей управляющих сигналов открывают буферный элемент 64, разрешают работу таймера 6, Затем блок 9 ПДП выдает по шинам данных ВД О - ВД 7 старший байт 25 адреса памяти и записывает его сигналом"АД СТР" в регистр 63 коммутатора 3. После этого блок 9 ПДП формирует один иэ сигналов подтверждения ПДП "-ППДО" - "ППДЗ", которые обьединяются по ИЛИ в 30 шифраторе 7 управляющих сигналов на элементах 94, 96, 93 и далее как сигналы "-ППД" и "-ВУДДА" открывают регистр 63, драйверы данных и адреса 61, 62 коммутатора 3.Выданный на ОШ адрес сопровождается 35 сигналом "-СТРА", который формируетсяшинным формирователем 72, Блок 9 ПДП при чтении из ОЗУ ЭВМ формирует сигнал "-ЧТЗУ", а затем сигнал "-ЗПВ/В", ОЗУ выдает информацию на О Ш и подтверждает ее 40 достоверность сигналом "-Гот", по которомуна шинном формирователе 67 формируется сигнал "-ЗПВ" и информация записывается в преобразователь 10 последовательного кода в параллельный и обратно. При записи 5 информации в ОЗУ блок 9 ПДП формируетсигнал "-ЧТВ/В", а затем "-ЗПЗУ". Информация может считываться или из преобразователя 10 последовательного кода в параллельный и обратно, или из регистра 8 0 системных прерываний, и по сигналу "- ЗПЗУ", который через буферный элемент 64 блока 4 шинного формирователя управляющих сигналов поступает на ОШ как сигнал "-ЗП", записывается в ОЗУ. Цикл обмена по 5 ПДП заканчивается при получении сигнала"ГГ блоком 9 ПДП, Этот сигнал поступает из блока 7 шифратора управляющих сигналов с элемента 101 И-НЕ, на который поступают сигналы с двух направлений: с общей шины - через буферный элемент 64 сигнал