Устройство для контроля за ходом вычислительного процесса

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК ЯО 1539 А 1 115 С 06 Р 11 2 САНИЕ ИЗОБРЕТЕНИЯ вьщеления определенно,нескольких программ, рпрерываний, дискретныхсчета временного инте и программ личных обытий в рвала с различами. Целью изобинститут.нное ными тактовыми часто ретения является рас нальных возможностей отапов, насейчу счет введения новых Устройство для контр числительного проце блок выделения прогр роля времени, блок рователей и дешифрат шинных формирователе блок выделения событи ния, блок вь 1 ходных р выделения последоват блок выделения дискр Применение предлагае в процессе экспериме.В. Микропроцессорньнерные решения. М.,свидетельство ССС С 06 Р 11/26, 1 ХОидования надежточных управсистем позво ости с ющих в т знач е их получап. ф-л достовернос дежности, 1 ычисли 1 ено дляым проэкспе"тойчивосазов и рамм по информации, возможности вы-,1 ),деления заданного количества обращений к подпрограммам иди заданногоколичества срабатываний определенныхучастков программ, возможности программирования последовательности со- ,)Ьфбытий, появление которых в ЭВМ необ- ,ходимовыделить в данном эксперименте,возможности программирования выделения совокупности событий, которые,могут наступить в разные моменты времени, возможности синхронизации с поИзобретение отнтельной технике и сится редназна ислитель инхронизации с выч ессом в мини и мик роЭВМ пр овании у риментальном иссле ти ЭВМ к различным сбоев. пам о ей ра- жнос- прогГОСУДАРСТпЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР К А ВТОРСКОМУ СВИДЕТЕЛЬСТ(71) Омский политехническии Омское научно-производстобъединение "Автоматика"(54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЭАДОМ ВЫЧИСЛИТЕЛЬНОГО ПРОЦЕССА(57) Изобретение относится к вычистельной технике и предназначено длвьщеления состояний вычислительноймашины, способной работать в систеотдельных фаз работы операционнойсистемы, прикладных программ, внешустройств, процессора, а также для Целью изобретения является р рение функциональных возможност путем организации новых режимов боты устройства, а именно возмо ти выделенияотдельных участков ширение рункциоустройства зарежимов работы.оля, за ходом высса включаетамм, блок контшийных формиора адресов,;блоки, мультиплексор,й, блок управлеегистров, блокельности событий,етных событий. мого устройства нтального иссле- труктурно-избычислительных ительно повысить емых оценок на 16 ил, 2 табл.19 15397 55 можности выделения заданного количества обращений к подпрограммам или заданного количества срабатываний%определенных участков программ, возможности программирования последовательности событий, появление которых в ЭВМ необходимо вьщелить в данном эксперименте, возможности программирования выделения совокупности событий, которые могут наступить в разные моменты времени, возможности синхронизации с последовательностью состояний в различных объектах ЭВМ, возможности подсчета количества тактовых импульсов в различных модулях ЭВМ, программируемого вьщеления дискретных сигналов или их последовательности, в него введены блок контроля времени, блок шинных формирователей и дешифра тора адресов, блок шинных формирователей, мультиплексор, блок выделения событий, блок выделения последова-,Фтельности событий и блок выделения, дискретных событий, причем первые 25 информационные входы блока вьщеления йрограмм, блока вьщеления дискретных событий и блока вьщеления последовательности событий подключены к первому информационному выходу блока 30 .шинных формирователей и дешифратора адресов, выход мультиплексора подключен к второму информационному входу блока выделения программ, второй информационный выход блОка шинных формирователей и дешифратора адресов соединен с вторыми информационными входами блока выделения программ, блока вьщеления последовательности событий и блока выделения дискретных 40 событий и первым информационным входом блока выходных регистров, входы управления первоначальной установкой блока выделения программ, блока вьщеления последовательности событий, 45 блока выходных регистров, блока контроля времени и блока управления соединены с входом сброса устройства, группа выходов блока управления соединена с группой входов управления 50 записью блока выделения программ, первый и второй входы управления записью которого соединены соответственно с первым и вторым выходами блока управления, входы. выбора кристалла, счета циклов, управления приемом информации, первый и второй разрешающие входы блока вьщеления программ соединены соответственно с третьим,8020четвертым, пятым, шестым и седьмым выходами блока управления, управляющий выход блока выделения программ соединен с синхровходом блока контроля времени и первым входом управления записью блока выходных регистров, первый информационный выход блока вьщеления программ соединен с вторым информационным входом блока выходных регистров и первым информационным входом блока контроля времени, второй информационный выход блока выделения программ соединен с первым информационным входом блока уц равления, второй ичформационный вход которого соединен с третьим информационным выходом блока вьщеления программ, второй информационный вход)блока контроля времени является входом устройства для подключения к шине управления интерфейса исследуемой ЭВМ, адресный вход блока контроля времени соединен с первым выходом блока выходных регистров разрешающий вход блока контроля времени соединен с первым выходом блока выделения последовательности событий, первый выход блока контроля времени соединен с первым информационным входом блока выделения событий, второй выход блока контроля времени соединен с третьим информационным входом блока выделения последовательности событий, первый и второй информационные входы блока шинных формирователей и дешифратора адресов являются соответственно первым и вторым входами адреса/данных устройства, разрешающие входы блока шинных формирователей и дешифратора адресов и мультиплексора соединены с вторым выходом блока вьщеления последовательности событий, первый и второй входы управления записью блока выделения дискретных событий соединены соответственно с первым и вторым управляющими выходами блока шинных формирователей и дешифратора адресов, третий и четвертый управляющие выходы которого соединены соответственно с третьим и четвертым информационными входами блока управления, пятый управляющий выход блока шинных формирователей и дешифратора адресов соединен с вторым входом управления записью блока выходных регистров, шестой и седьмой управляющие выходы блока шинных формирователей и дешифра 21 1539780 22тора адресов соединены соответствен - но с первым и вторым входами управле-. ния записью блока вьщеления последовательности событий, информационный вход блока шинных формирователей5 является входом устройства для подключения к шине адреса/данных интерфейса.исследуемой.ЭВМ, выход блока шинных формирователей соединен с первым информационным входом мультиплек 10 сора, с второго по и-й информационные входы мультиплексора являются входами устройства для подключения к соответствующим магистралям иссле 15 дуемой ЭВМ, адресный вход мультиплексора соединен с вторым выходом блока выходных регистров, второй информационный вход блока вьщеления событий соединен с восьмым выходом блока уп равления, третий выход блока выходных регистров соединен с третьим информационнЫм входом блока вьщеления событий, входы задания уровня сигналов и разрешения сравнения которого 25 соединены соответственно с четвертым и пятым выходами блока выходных регистров, четвертый и пятый информационные входы блока вьделения событий соединены соответственно с пер вым и вторым выходами блока вьщеления дискретных событий, выход блока выделения событий является выходом "Событие вьделено" устройства и соединен с четвертым информационным вхо 35 дом блока выделения последовательности событий, пятый информационный вход блока управления является входом устройства для подключения к шине управления интерфейса исследуемой ЭВМ, 40 шестой информационный вход блока управления соединен с шестым выходом блока выходных регистров, седьмой и восьмой информационные входы блока управления соединены с третьим и чет вертым выходами блока вьщеления после-, довательности событий, седьмой и восьмой выходы блока выходных регистров соединены соответственно с входами задания уровня сигналов и разрешения 50 сравнения блока вьделения дискретных ,событий, девятый и десятый выходы блока выходных регистров соединены соответственно с пятым информацион-ным входом и .входом управления чтением блока выделения последовательности событий, третий и четвертый выходы блока вьщеления дискретных событий соединены соответственно сФ шестым и седьмым информационными вхо. -дами блока выделения последовательности событий, пятый выход которогосоединен с разрешающим входом блокавыделения дискретных событий, третийинформационный вход которбго является входом устройства для подключенияк шине управления интерфейса исследуемой ЭВМ, шестой выход блока вьщеления последовательности событий явля-ется информационным выходом устройства, причем блок выделения программсодержит буферный регистр, регистробратной связи, регистр-формирователь, оперативную память, дешифратори шинный формироваТель, причем входысброса буферного регистра, регистраобратной связи и регистра-формирователя подключены к входу первоначальной установки блока выделения программ, информационный вход буферногорегистра соединен с первым выходомоперативной памяти и выходом шиннбгоформирователя, входы записи буферного регистра, регистра обратной связии регистра-формирователя подключенык группе входов управления записьюблока выделения программ, вход разрешения буферного регистра соединенс первым разрешающим входом блокавьделения программ, выход буферногорегистра соединен с информационнымвходом регистра обратной связи, первым выходом оперативной .памяти и выходом шинного формироватЕля, информационный выход регистра обратной связиподключен к первому адресному входуоперативной памяти, информационныйвход регистра-формирователя соединенс вторым информационным входом блокавьделения программ, выход регистраформирователя подключен к второму адресному входу оперативной памяти,первый информационный вход оперативнойпамяти соединен с первым выходом этойже оперативной памяти, с выходом шин-ного формирователя и первым информационным входом блока выделения программ, второй информационный вход оперативной памяти подключен к информационному выходу счетчика циклов ипервому информационному входу блокавьщеления программ, третий информационный вход оперативной памяти соединен.с вторым выходом этой же оперативной памяти и первым информационнымвходом блока выделения программ, четвертый информационный вход оператив23 15397 ной памяти подключен к третьему выходуэтой же оперативной памяти и первомуинформационному входу блока выделения программ, вход записи-чтения оперативной памяти подключен к первому,входу управления записью блока выделения программ, вход выбора кристаллаоперативной памяти - к входу выборакристалла блока выделения программ,четвертый выход оперативной памятисоединен с информационным входомсчетчика циклов и первым информационным выходом блока выделения программ, второй выход оперативной памяти подключен к входу дешифратора,третий выход оперативной памяти соединен с вторым информационным выходомблока выделения программ, вход записисчетчика циклов подключен к второму 20входу управления записью блока выделения программ, вход разрешения счетчика циклов - к второму входу разрешения блока выделения программ, выходобнуления счетчика циклов соединен с 25третьим информационным выходом блокавЪделения программ, выход дешифратораподключен к управляющему выходу блокавыделения программ, информационныйвход шинного формирователя соединенс вторым информационным входом блокавыделения программ, вычитающий входсчетчика циклов и управляющий входшинного формирователя подключены соответственно к входам счета циклов35и управления приемом информации блока выделения программ, причем блокшинных формирователей и дешифратораадресов содержит первый и второй шинные формирователи, регистр и дешифратор адреса, причем информационныевходы шинных формирователей подключены к первому информационному входублока шинных формирователей и дешифратора адресов, управляющий вход первого шинного формирователя и входразрешения регистра соединены с разрешающим входом блока шинных формирователей и дешифратора адресов,информационный выход первого шинногоформирователя соединен с вторым информационным выходом блока шинныхформирователей и дешифратора адресов,информационный выход второго шинногоформирователя подключен к информационному входу регистра, вход записикоторого соединен с первым выходомдешифратора адресов, выход регистраподключен к первому информационному 80 24выходу блока шинных формирователейи дешифратора адресов, информационный вход дешифратора адресов соединен с вторым информационным входомблока шинных формирователей и дешифратора адресов, выходы дешифратораадресов, начиная с второго, образуютс первого по седьмой управляющие выходы блока шинных формирователей идешифратора адресов, причем блокконтроля времени содержит мультиплексор, счетчик и элемент И, информационный вход мультиплексора подключен к второму информационному входу,блока контроля времени, адресныйвход мультиплексора соединен с адресным входом блока контроля времени,выход мультиплексора подключен квычитающему входу счетчика, вход.сброса счетчика соединен с входомуправления первоначальной установкой блока контроля времени, вход записи счетчика соединен с синхровходомблока контроля времени, информационный вход счетчика подключен к первому информационному входу блока контроля времени, вход разрешения счетчика соединен с разрешающим входомблока контроля времени, выход обнуления счетчика соединен с первым входом элемента И.и первым выходом блока контроля времени., второй вход,элемента И подключен к разрешакщемувходу блока контроля времени, выходэлемента И соединен с вторым выходомблока контроля времени, причем блоквыделения дискретных событий содержитшинный формирователь, схему сравнения, два элемента И, счетчик, оперативную память и мультиплексор, причем информационный вход шинного формирователя подключен к третьему информационному входу блока выделениядискретных событий, выходы шинногоформирователя соединены с первойгруппой информационных входов схемысравнения, вторая группа информационных входов которой подключенак входу задания уровня сигналов блока выделення дискретных событий,группа разрешающих входов схемысравнения соединена с входом разрешения сравнения блока выделения дискретных событий, выход схемы сравнения подключен к первому выходу блокавыделения дискретных событий и первому входу первого элемента И, второйвход первого и первый вход второго45 50 55 элементов И соединены с разрешающим.входом блока вьщеления дискретныхсобытий, выход первого элемента Иподключен к третьему выходу блока выделения дискретных событий, второй вход втооого элемента И соединен с первым вькодом оперативной памяти, выход второго элемента И подключен к четвертому выходу блока выделения дискретных событий, информационный вход счетчика соединен с вторым информационным входом блока выделения дискретных событий, вход сброса счетчика подключен к входу управленияпервоначальной установкой блока выделения дискретных событий, вход записи счетчика соединен с первым входом управления записью блока вьщеления дискретных событий, счетный входсчетчика подключен к выходу мультиплексора в блоке выделения дискретных событий, информационный выход счетчика соединен с адресным входом оперативной памяти в этом же блоке, информационный вход оперативной памятиподключен к первому информационномувходу блока вьщеления дискретных событий, вход записи оперативной памяти соединен с вторым входом управления записью блока выделения дискретных событий, вход чтения оперативной памяти подключен к разрешающему входу блока вьщеления дискретных событий, первый выход оперативной памяти подключен к второму выходу блока вьщеления дискретных событий, второй выход оперативной памяти соединен с адресным-входом мультиплексора, информационные входы мультиплексора подключены к третьему информационному входу блока вьщеления дискретных событйй, причем блок выделений последовательности событий содержит счетчик, оперативную память, схему сравнения, мультиплексор, элемент ИЛИ и дешифратор разрешения работы, причем вход сброса счетчика подключен к входу управления первоначальной установкой блока вьщеления последовательности событий, информационный вход счетчика соединен с вторым информационным входом блока выделения последовательности событий, вход записи счетчика подключен к первому входу управления записью блока выделения последовательности событий, счетный вход счетчика соединен с выходом элемента ИЛИ, информационный вькод счетчика5 10 15 20 25 30 35 40 подключен к адресному входу оперативной памяти этого же блока, информа-ционный вход оперативной памяти соединен с первым информационным входомблока выделения последовательностисобытий, вход записи оперативной памяти соединен с вторым входом управления записью блока вьщеления последовательности событий; вход чтенияоперативной памяти соединен с входомуправления чтением блока вьщеленияпоследовательности событий, первый,второй и третий выходы оперативнойпамяти являются соответственно шестым, третьим и вторым выходами блока выделения последовательности событий, четвертый выход оперативной памяти соединен с входом дешифратораразрешения работы, пятый вькод оперативной памяти подключен к адресномувходу мультиплексора в этом же блоке,шестой выход оперативной памяти подключен к первому информационному входу схемы сравнения, второй информационНый вход схемы сравнения соединенс пятым информационным входом блокавьщеления последовательности событий,выход схемы сравнения подключен кпервому входу элемента ИЛИ, первый,второй, третий и четвертый информационные входы мультиплексора соединены соответственно с четвертым, третьим, шестым и седьмым информационными входами блока вьщеления последовательности событий, выход мультиплексора подключен к второму входуэлемента ИЛИ, первый, второй и третийвыходы дешифратора разрешения работысоединены соответственно с четвертым,первым и пятым выходами блока выделения последовательности событий. 2. Устройство по п. 1, о т л и ч а ю щ е е с я тем, что блок управления содержит генератор тактовых импульсов, программируемую логическую матрицу, первый, второй и третий КБ-триггеры и шинный формирователь, причем первый и второй выходы генератора тактовых импульсов подключены к первому к второму входам программируемой логической матрицы, третий,четвертый и пятый входы которойсоединены соответственно с восьмым,третьим и четвертым информационными входами блока управления, шестой входпрограммируемой логической матрицысоединен с входом управления перво27 -15 начальной установкой блока управления, седьмой и восьмой входы програм;мируемой логической матрицы соединены соответственно с вторым и первым информационными входами блока управления, девятый вход программируемой логической матрицы подключен к выходу схемы сравнения, десятый и одиннадцатый входы программируемой логической матрицы соединены с выходами первого и второго КБ-триггеров, двенадцатый вход программируемой логической матрицы подключен к седьмому информационному входу блока управления, первый, второй и третий выходы программируемой логической матрицы образуют группу выходов блока управления, четвертый выход программируемой, логической матрицы соединен с первым выходом блока управления, пятый выход программируемой логической матрицы соединен с Б-входом первого КБ-триггера, шестой выход программируемой логическойматрицы подключен к тре- тьему .выходу блока управления, седьмой выход программируемой логической.матрицы соединен с К-входами пер,вого и второго КБ-триггеров, восьмой выход программируемой логической матрицы подключен к шестому выходу блока управления девятый выход программируемой логической матрицы подключен к седьмому выходу блока управления, десятый выход программируемой логической матрицы соединен с К-входом третьего КБ-триггера, одиннадцатый выход программируемой логической матрицы подключен к пятому выходу блока управления, первый выход про-,. граммируемой логической матрицы соединен с вторым выходом блока управления и Б-входом второго КБ-триггера, выход второго КБ-триггера соединен с четвертым выходом блока управления, Б-вход третьего КБ-триггера подключен к второму информационному входу блока Таблица15,Режим работы Элементы устройства 26 23 80 20 24 20+ - элемент включен. 39780 28управления, выход третьего КБ-триггера соединен с восьмым выходом блокауправления, информационный вход шин-.ного формирователя соединен с пятыминформационным входом .блока управления, выходы шинного формирователяподключены к первой группе информационных входов схемы сравнения, вторая 10 группа информационных входов и группаразрешающих входов которой соединены.с шестым информационным входом блокауправления.следовательностью состояний в различных объектах ЭВМ, возможности подсчета количества тактовых импульсов в различных модулях ЭВМ, программируемого выделения дискретных сигналов5 или их по следовательно сти.На фиг. 1 и 2 изображена схема устройства для контроля за ходом вычислительного процесса: на фиг. 3 - ,схема блока выделения программы; на фиг. 4 - схема блока выходных регистров; на фиг, 5 - схема блока шинных формирователей и дешифратора адресов; на фиг; 6 - схема блока управления; на фиг, 7 - схема блока контроля времени; на фиг. 8 - схема блока выделения событий; на фиг.9 схема блока выделения дискретных Чобытйй; на фиг, 10 - схема блока выделения последовательности событий; на фиг. 11 - временные диаграммы выделения последовательности адресов; на фиг. 12 - временные диаграммы выделения последовательности данных; на фиг. 13 - временные диаграммы выДеления последовательности команд; на фиг. 14 - временные диаграммы выделения последовательности команд с использованием счетчика циклов; на фиг. 15 - временные диаграммы работы блока выделения дискретных событий; на фиг. 16 - временные диаграммы работы блока выделения последовательности событий.устройство 1 для контроля за ходом 35 1вычислительного процесса (фиг. 1 и 2) подключается к магистрали 2, входящей в состав миниЭВМ. 3, и к магистрали 4, входящей в состав ЭВМ 5, ко 40 торая содержит центральный процессор 6, оперативное запоминающее устройство 7, устройство 8 связи с объектом и внешнее устройствоУстройство 1 для контроля за хо 45 дом вычислительного, процесса содержит блок .10 выделения программ, блок 11 контроля времени, блок 12 шинных формирователей и дешифратора адресов, блок 13 шинных формирователей, мультиплексор 14, блок 15 выделения со 50 бытий, блок 16 управления, блок 1,7 выходных регистров, блок 18 выделения последовательности событий и блок 1 9 выделения дискретных событий.Блок 10 выделения программ (фиг,3) 555 состоит из буферного регистра 20, регистра 21 обратной связи, регистра- формирователя 22, оперативной памяти 23, счетчика 24 циклов, дешифратора25 и шинного формирователя 26.Блок 10 в режиме начальной установки производит запись в оперативную память 23 необходимой информации, а в режиме синхронизации - выделение необходимых программ и последовательностей состояний вычислительной машины и т.п., а также осущест-.вляет управление блоком 17,На фиг. 3 позициями 27-43 обозначены входы и выходы блока 10, а такжеЛинии соединений входов,и выходовблоков устройства, показанных нафиг. 1, 2, 4, 5, 6, 7, 9 и 10.Блок 17 выходных регистров(фиг. 4) состоит иэ семи элементовИЛИ 44-50 и десяти регистров 51-60.На фиг. 4 позициямй 61-77 обозначенывходы и выходы блока 17, а такжелинии соединений входов и выходовблоков устройства, приведенных нафиг. 1, 2, 6, 7, 8, 9 и 10.Блок 12 шинных формирователей идешифратора адресов (фиг. 5) содержит формирователи 78 и 79, регистр80 и дешифратор 81 адреса, На фиг.5позициями 82-84 обозначены входы блока 12, позиций 85 - первый выход дешифратора адресов 81, а позициями86-91 - выходы блока 12, кроме того,позициями 82-84 и 86-91 на фиг. 1,2, 6, 9 и 10 обозначены линии соединений входов и выходов блоков устройства,Блок 1,6 управления (фиг. 6) содержит вход 92, генератор 93 тактовых импульсов, программируемую логическую матрицу 94, три КБ-триггера95-97, шичный формирователь 98 и программируемую схему 99 сравнения. Нафиг. 6 позициями 100-102 обозначенывходы и выходы блока 16, кроме того,позициями 92, 100, 101 и 102 обозначены линии соединений входов и выходов блоков устройства на фиг. 1, 2,8 и 10. Блок 11 контроля времени (фиг. 7) состоит иэ мультиплексора 103, счетчика 104 и элемента И 105.Блок 11 может работать в режимах записи в счетчик и счета, На фиг. 7 позициями 106 109, обозначены входы и выходы блока 11, вместе с тем этими же позициями обозначены линии соединений входов и выходов блоков устройства на фиг. 1, 2, 8, 10.орректор О. Циппе Редакт жнина одписное м при ГКНТ СССР изводственно-издательский комбинат "Патент", гУжгород, ул. Гагарина, 1 О Заказ 220ВНИИПИ Госу Тираж 559 енного комитета по 13035, Москва, Ж-З обрет Раушс ниям и открытия наб., д, 425 5 15397Блок 15 выделения событий фиг.8 -представляет собой программируемуюсхему 110 сравнейия, в состав которой входят пять элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 111.1-111.5, пять элементов2-И-НЕ 112.1-112.5 и элемент 5-И113, На фиг. 8 позициями 114-116обозначены входы и выходы блока 15,а также линии соединений входов ивыходов блоков устройства, показанных на фиг, 1, 2, 9 и 10.Блок 19 выделения дискретных событий (фиг. 9) состоит из шинногоформирователя 117, программируемойсхемы 118 сравнения, двух элементовИ 119 и 120, счетчика 121, оперативной,памяти 122 и мультиплексора 123.На фиг. 9 позициями 124-127 обозначены входы и выходы блока 19, а также линии соединений входов и выходовблоков устройства, приведенных нафиг. 1, 2 и 10.Блок 18 выделения последовательности событий (фиг, 10) содержитсчетчик 128, оперативную память 129,схему 130 сравнения., мультиплексор131, элемент ИЛИ 132 и дешифратор133 разрешения работы. На фиг. 10позицией 134 обозначен выход блока 3018, а также линия соединения выходаблока 18 с блоками устройства дляконтроля за ходом вычислительногопроцесса (фиг. 1 и .2).Блок 10 выделения программ предназначен для выделения отдельныхучастков программ й подпрограмм, выделения заданного количества обращений к подпрограммам или заданногоколичества срабатываний определенных 40участков программ, обращений к внешним уссгройствам и т,д,Буферный регистр 20 предназначендля хранения нового адреса, вырабатываемого оперативной памятью 23 на 45время, необходимое для записи данных по старому адресу в эту память.Регистр 21 обратйой связи и регистр-формирователь 22 предназначеныдля хранения адреса при записи иличтении информации в оперативную память 23.Оперативная память 23 предназначена для хранения информации, необходимой для синхронизации с вычислительным процессом.Счетчик 24 циклов предназначен дляподсчета количества циклов, обращений к подпрограммам и т.п. 80 6Дешифратор 25 предназначен дляуправления записью информации в блоки 17 и 11.Шинный формирователь 26 предназначен для подключения магистралиминиЭВМ 3 к информационному входурегистра 21,Блок 17 выходных регистров предназначен для хранения информации вблоках 16, 15, 11, 18 и 19 и мульти-плексоре 14.Элементы ИЛИ. 44-50 предназначеныдля выбора управляющего сигнала нарегистры 51, 52, 54-5.и 59.Регистры 51 и 52 предназначеныдля хранения информации, поступающейв программируемую схему 99 сравнения;регистр 53 - для хранения информациио том, что нужная программа выделана,поступающей в программируемую схему110 сравнения; регистры 54 и 55 - дляхранения информации, необходимой дляфункционирования программируемой схемы 18 сравнения; регистры 56 и 57для хранения информации, поступающейв программируемую схему 110 сравнения; регистр 58 - для хранения информации, необходимой для управлениямультиплексором 103; регистр 59 - дляхранения информации, необходимой дляуправления мультиплексором 14; ретгистр 60 - для хранения информации отом, какая программа выделена, поступающей в схему 130 сравнения.Блок 12 шинных формирователей идешифратбра адреса предназначен дляуправления записью в различныЕ элементы устройства 1, для контроля заходом вычислительного процесса, атакже для связи с миниЭВМ 3.Шинный .формирователь 78 предназначен для подключения магистралиминиЭВМ 3 к информационным входамрегистров .20, 21, 22, 51-60 и счетчиков 121 и 128, а шинный формирователь 79 - для подклочения магистралиминиЭВМ 3 к регистру 80.Регистр 80 предназначен для хранения информации, поступающей наинформационные входы оперативныхзапоминающих устройств 23, 122 и.129.Дешифратор 81 адреса предназначенУдля преобразов ания информации из миниЭВМ 3 в управляющую информацию длязаписи в регистры 80, 51, 52, 54-57и 59, программируемую логическуюматрицу 94, счетчик 121, оператив 1539780ную память 22, счетчик 128 и опера-,тивную память 1,29.Блок 16 управления предназначендля формирования управляющих сигналов в регистры 21, 22, 20, оператив" 5ную память 23 и -счетчик 24 циклов.Генератор 93 тактовых импульсовпредназначен для выработки тактовыхчастот Т 1 и Т 2.Программируемая логическая матри 1 Оца 94 предназначена для выработкиуправляющих сигналов в зависимостиот комбинации сигналов на входе,КБ-триггер 95 предназначен дляхранения сигнала, поступающего иадесятый вход программируемой логической матрицы 94; КЯ-триггер 96 для хранения сигнала, поступающегона одиннадцатый вход программируемойлогической матрицы 94 и на вход -1и осчетчика 24 циклов,. КЗ-триггер 97для хранения информации о том, чтосчетчик 24 циклов равен нулю.Шинный формирователь 98 предназначен для связи магистрали ЭВМ спрограммируемой схемой 99 сравнения,Программируемая схема 99 сравненияпредназначена для выделения заранеезапрограммированного сигнала, 30Блок 11 контроля времени предназначен для отсчета временного интервала с различными тактовыми частотами.Мультиплексор 103 предназначен дляподключения к входу "-1" счетчика 10435одного из информационных входов в зависимости от комбинации на управляющих входах.Счетчик 104 предназначен для отачета временного интервала (заранее40записанного) с различными тактовымичастотами. Элемент И 105 предназначен для пропуска сигнала "-0" счетчика 104 в случае, если на втором входе элемента есть разрешающий сигнал из дешифратора 133 разрешения работы.Блок 15 выделения событий, представляет собой программируемую схему 110 сравнения и предназначен для выработки сигнала в случае выполнения заданных условий.Блок 19 вьделения дискретных событий предназначен для выделения необходимых сигналов или их последовательностей,Шинный формирователь 117 предназначен для соединения магистрали ЭВМ с программируемой схемой 118 сравнения.Программируемая схема 118 сравнения предназначена для выделения заранее запрограммированного сигнала.Элементы И 119 и 120 предназначены для пропуска сигналов с выходовсхемы 118 и оперативной памяти 122в случае, если на вторые входы элементов поступает разрешающий сигнализ дешифратора 133 разрешения работы.Счетчик 121 предназначен для перебора по порядку адресов оперативнойпамяти 122.Оперативная память 122 предназначена для храненйя информации, необходимой для выделения последовательности однотипных событий,Мультиплексор 123 предназначен,для подключения одного из информационных входов к входу "+1" счетчика121 в зависимости от комбинации науправляющих входах.Блок 18 выделения последовательности событий предназначен для выделения разнородных последовательностей событий,Счетчик 128 предназначен для перебора по порядку адресов оператив-ной памяти 129Оперативная память 129 предназначена для хранения информации, необходимой для выделения последовательности событий.Схема 130 сравнения предназначена для выработки сигнала в случаесовпадения информации с четвертоговыхода оперативной памяти 129 и с .выхода регистра 58.Мультиплексор 131 предназначендля пропуска сигнала с одного из информационных входов на второй входэлемента ИЛИ 132 при определеннойкомбинаций на управляющих входах. Элемент ИЛИ 132 предназначен для выработки сигнала на вход "+1" счетч чика 128 в случае наличия сигнала на выходе схемы 130 сравнения или мультиплексора 131.Дешифратор 133 разрешения работы предназначен длявыработки сигналов разрешения работы в блоках 16, 19 и 11,Шинный формирователь 13 предназначен для подключения магистрали ЭВМ к информационным входам мультиплексора 14.9 1539Мультиплексор 14 предназначен дляподключения одного из информационныхвходов к адресному входу блока 10 взависимости от комбинации на управляющих входах.Устройство для контроля за ходомвычислительного процесса предназначено для выделения определенных типов событий, под которыми в дальнейшем будет пониматься работа операционной системы в ЭВМ, пользовательская программа, этапы и фазы выполнения определенной функции, событиятипа прерывания от внешних устройств,наличие определенного числа обращений к внешнему устройству и опреде"ленному участку адерсов ОЗУ и т.д.,т.е. события, происходящие непосредственно в ЭВМ, информация о которых может быть получена с магистралиЭВМ и других точек подключения.Устройство 1 служит для вьделения как отдельных событий, их совокупностей, так и для вьщеления определенной заданной последовательностисобытий и их совокупностей и может,найти применение для сбора статистической информации о поведении ЭВМ,работающей в реальном масштабе времени, а также при экспериментальном ис-следовании надежности и устойчивостиЭВМ к различным типам отказов и сбоев. В последнем случае выходы блокавыделения событий и блока выделения35последовательности событий могут бытьподключены непосредственно в точку,в которой будет проимитирована неисправность, или же управлять специально разработанным имитатором неисправностей,Работа. устройства начинается послепредварительной записи блоков выделения программ 10, выделения последовательности событий 18 и выделения 45дискретных событий 1 О, в которых записываются ОЗУ информацией, необходимой для выделения отдельных событийипи их последовательностей.В исходном состоянии регистры 5160 сброшены. Для того, чтобы устройство начало работу по вьщелению оп 1ределенных событий, необходимо всчетчик 128 записать начальный адресоперативной памяти 129, по которомухранится информация для дешифратора133 разрешения работы, После этогонужно задать начарьйые условия дляработы блока 16 управления, которые780 10задаются регистрами 51 и 52. Регистры 54 и 55 задают начальные усло -вия работы блока 19 вьщеления дискретных событий. Регистры 56 и 57задают начальные условия работы блока 15 выделения событий, Регистр 59настраивает мультиплексор 14 на подключение соответствующей шины и хранит сигнал "Чтение" для оперативнойпамяти.129,Появление на выходе дешифратора133 разрешения работы соответствующих сигналов разрешения определяетначало работы устройства.Появление единичного сигнала налинии 100 разрешает работу блока10 выделения программ, появление единичного сигнала на линии 109 - работублока 11 контроля времени, а появление единичного сигнала на линии 125 -работу блока 19 вьщеления дискретныхсобытий,Таким образом, блок выделения последовательности событий координируетработу блоков выделения программ,контроля времени и выделения дискретных событий,Шинный формирователь 78, регистр80, шинный формирователь 26, буферныйрегистр 20, оперативная память 23,счетчик 24 циклов и мультиплексор 14являются элементами с тремя состояниями на выходах (0,1, "Отключено" ),Отказы элементов исключаются благодаря тому, что в каждый момент временина передачу работает только один изэлементов, подключенных к одной шине.Табл. 1 и 2 показывают как в зависимости от режима работы изменяютсясостояния элементов 26, 23, 80, 20 и24 (табл. 1) и элементов 14 и 78(табл. 2).Запись начальных условий состоитиз трех этапов: 1 - запись в регистры 21 и 22; П - запись в регистр 80;111 - выработка управляющих сигналов.Перезапись счетчика состоит изследующих этапов: 1 - запись информации в счетчик 24 циклов; 11 - изменение содержимого счетчика 24 циклов;111 - перезапись содержимого счетчи,ка в оперативную память 23; 1 Ч - запись нового адреса в регистр 21 изрегистра 20.Блок 10 (фиг. 3),работает в следующих режимах: 1 - запись в оперативную память 23; 11 - выделение пос,ледовательностей событий (в частности39780 12 50 55 11 15 программ); 111 - вьщеление заданного числа повторяющихся событий.В первом режиме на информационный вход оперативной памяти 23 по магистрали 34 поступают данные, зафиксированные в регистре 80, затем на адресные входы оперативной памяти 23 поступает информация из регистров 21 и 22, записанная туда из миниЭВМ через шинные формирователи 78 и 26. Затем из программируемой логической матрицы 94 вырабатываются сигналы "Запись" и "ВК" в оперативную память 23 (по линиям 37 и 38).Во втором режиме в исходном состоянии в регистре 21 записан нулевой код, Этот код записывается в регистр всякий раз, когда сравнение оказалось неудачным, На регистр 22 поступает код, соответствующий начальному событию. Информация на регистрах 21 и 22 составляет адрес, по которому в оперативную память 23 записан код, поступающий в регистр 21. Далее вслед за начальным поступает код второго события и т.д.Если искомая последовательность найдена, то на конечном этапе поиска единица с выхода 02 оперативной памяти 23 поступает в регистр 53, запись в который разрешает сигнал с дешифратора 25, Во всех ячейках памяти, не занятых в выделении последовательности, записаны нули, поэтому любой срыв с цепочки вновь приведет в начальную точку поиска, в которой содержимое регистра 21 равно нулю и ожидается появление первого события. Устройство может быть запрограммировано на одновременный поиск нескольких сообщений, а также на выполнение арифметических операций, на проверку соотношений между числами, на проверку попадания чисел в заданные границы и т.д.Во втором режиме может быть вьщелена последовательность адресов. Вре- менная диаграмма, поясняющая этот режим работы для интерфейса ИУС приведена на фиг, 11. Возможно применение устройства и в других интерфейсах, при этом изменится только логика функционирования программируемой логической матрицы 94На фиг. 11 при появлении адреса на шине адреса данных (А/Д) становится активной шина признака адреса (ШПРА), которая активизирует шину 10 15 20 25 30 35 40 45 подтверждения признака адреса (ШППА). Активизация ШППА вызывает сброс сигнала ШПРА, который сбрасывает сигнал ШППА, Активный уровень ШПРА вызывает срабатывание схемы 99 и появление сигнала синхронизации (СС), который поступает в программируемую логическую матрицу 94, где вырабатывается сигнал "Запись" в регистр 22 (ЗпРФ). По переднему фронту сигнала ЗпРФ производится запись адреса в регистр 22, По единичному значению ЗпРФ вырабатывается сигнал ВК оперативной памяти 23, которая постоянно находится в состоянии чтения, а следовательно, происходит считывание из оперативной памяти 23. Сигнал ВК сбрасывается по нулевому уровню ЗпРФ. В зависимости от содержимого оперативной памяти 23 дальше могут быть два пути: первый - информация с выхода 04 оперативной памяти 23 вызывает выработку в программируемой логической матрице 94 сигнала "Запись" в регистр 21 (ЗпРОС) и затем фиксацию информации с выхода Р 1 оперативной памяти 23 в регистр 21; второй - состояние выхода РЗ оперативной памяти 23 определяет состояние дешифратора 25, сигнал с выхода которого поступает в блок 17, После того как ШПРА принимает пассивное состояние, происходит сброс сигнала СС, а следовательно, снимается сигнал ЗпРФ.В этом жв режиме может быть вы-. делена последовательность данных, Временная диаграмма, поясняющая этот режим работы приведена на фиг, 12, Она отличается от временной диаграммы на фиг. 11 тем, что сигнал ШПРА заменен инверсией сигнала на шине запроса данных (ШЗД), а сигнал ШППА - сигналом на шине наличия данных (ШНД), В остальном эти диаграммы идентичны. Во втором режиме также может быть выделена и программа, На фиг, 13 показана временная диаграмма, поясняющая этот режим работы, Отличие этой диаграммы при работе без счетчика циклов 24 от диаграммы на фиг. 12 состоит в том, что сигнал СС вырабатывается посг 1 е появления активного уровня сигнала признака команды (К) на магистрали 4, В остальном временные диаграммы для второго режима на фиг. 12 и 13 аналогичны.39780 14 13 15Н третьем режиме возможно выделение программ с использованием счетчика циклов 24,подсчитывающего циклы в программе. Этот режим работы поясняется временными диаграммами на фиг. 13 и фиг. 14. На фиг. 13 при приходе данных на шину А/Д возбуждается ШЗД, что вызывает активизацию ШНД. По фронту сигнала ШНД сигнал ШЗД переходит в пассивное состояние, что вызывает сброс ШНД. Одновременно с ШЗД на магистрали 4 появляется сигнал К, активный уровень которого обуславливает,срабатывание схемы 99, запрограммированной на это, и появление сигнала СС на входе программируемой логической матрицы 94. При этом на выходе ее активизируется сигнал ЗпРФ. По переднему фронту сигнала ЗпРФ производится запись в регистр 22, По единичному уровню ЗпРФ вырабатывается сигнал ВК, который влечет за собой считывание из оперативной памяти 23 и, следовательно, смену состояния его выходов. Состояние выходов Р 4 оперативной памяти 23 вызывает появление сигнала ЗпСЦ. По переднему фронту этого сигнала производится запись информации с выхода, 02 оперативной памяти 23 в счетчик циклов 24. Единичный уровень ЗпСЦ поддерживает в активном состоянии сигнал ВКДальнейшая работа показана на фиг. 14. Из этой временной диаграммы видно, что для появления сигнала ЗпСЦ также необходимо нулевое значение входов Зп/Чт оперативной памяти 23 и единичное значение "=0" счетчика циклов, те же условия нужны и для появления активного сигнала на Я-входе КЯ-триггера 96 (Я 96) и на линии ЗпБР, что приводит к записи в регистр 20 информации с выхода 01 оперативной памяти 23. По переднему фронту сигнала Б 96, триггер 96 устанавливается в единичное состояние (единица на выходе Х 12) и активизируется вход "-,1" счетчика циклов 24, а по уровню этого сигнала переходит в пассивное состояние сигнал установки в третье состояние счетчика циклов 24, что приводит к появлению информации на выходе счетчика цик-. лов 24. Сигнал Х 12 и такт Т 2 вызывают появление активного уровня на Я-входе КБ-триггера.95 (Б 95).По переднему фронту этого сигнала уста 10 15 20 25 30 35 40 45 50 55 навливается в "1" триггер 95 (появ-,ляется "1" на выходе Х 11), что приводит к появлению сигнала Зп оперативной памяти 23 и совместно с "1"на выходе Х 12 и тактом Т 1 "Сброс"(В.-входы) 95 и 96 триггеров. По нулюТ 2 сбрасывается сигнал Я 95. ЗпОЗУ 23-1 приводит к сбросу сигналовЗпСЦ, Я 96, ЗпРБ. Передний фронтсигнала К 95,96 вызывает сброс сигналов Х 12, "-1" СЦ, Х 12, ноль на входе"-1 СЦ" влечет за собой сброс сигналаСЦ 11, что приводит к третьемусостоянию на выходе счетчика циклов24. Нулевой уровень сигнала Х 11 вызовет сброс сигнала Зп ОЗУ 23, нулевойуровень Т 1 - сброс сигнала К 95, 96.Нулевой уровень сигнала ЗпСЦ вызывает сброс сигнала ВК, что приводиг кпереключению в третье состояние выходов оперативной памяти 23 и к пассивному состоянию на входе - третье состояние регистра 20 (совместно с единицей на выходе "=О СЦ").Ноль навходе "ЖБР" приводит к тому, что навыходе регистра 20 появляется информация, а совместно с тактом Т 1 - ктому, что вырабатывается сигналЗпРОС, который сбрасывается по нулюТ 1. Передний фронт ЗпРОС обуславливает фиксацию в регистре 21 информации с выхода регистра 20,В случае, если после вычитанияединицы из счетчика циклов 24 появится нулевой сигнал на выходе"=ОСЦ", он вызовет сброс сигналовЗпСЦ, Б 96 и ЗпБР, появление сигналаЗпРОС (по такту Т 1) и запрет на выработку сигнала ЗпОЗУ.Блок 17 (фиг. 4) служит для хранения информацииРегистры, 51, 52,54-57 и 59 могут записываться изоперативной памяти 23 (выход 02) ииз миниЭВМ 3 через шинный"формирователь 78, а регистры 53, 58 и 60 -только из оперативной памяти 23.Шинные формирователи 78 и 79, входящие в. состав блока 12 (фиг. 5),постоянно настроены на прием из миниЭВМ 3 при отсутствии сигнала "третьесостояние"Дешифратор адреса 81принимает по магистрали 84 из миниЭВМ 3 управляющий код и вырабатываетсигнал, разрешая запись в регистры51, "52, 54-57, 59, 80, программируемую логическую матрицу 94, счетчики121, 128, ОЗУ 122, 129. Блок 161539780 6 15поступающие по магистрали 102 из ЭВМ 5. Для интерфейса ИУС на вход шинного формирователя 98 поступают сигналы ШПРА, ШЗД и К, которые можно взять с центрального процессора 6, Информация, необходимая для выделения признаков, хранится в регистрах 51 и 52. По шине 68 в схему 99 поступают данные, несущие информацию о необходимом логическом уровне выделяемого признака, а по шине 69 - о необходимости выделения данного признака. Через Х 1 в программируемой логической матрице 94 обозначен вход разрешения работы, на который по линии 100 поступает сигнал иэ дешифратора 133, а через Х 2 и ХЗ - входы связанные линиями 86, 87 с дешифратором 81. На вход Х 4 поступает сиг нал "Сброс" с линии 27. На входы Х 5, Хб - тактовые импульсы Т и Т 2 с генератора тактовых импульсов 93. Х 7 - вход, на который поступает сигнал "=0" с счетчика циклов 24, Х 8,Х 9 " входы, на которые поступает информация с выхода 04 оперативной памяти 23 по магистрали 39. Х 10 - это СС нз схемы 99. Х 11 - выход КБ-триггера 95, а Х 12 - выход кБ-триггера 96. Х 13 в . сигнал с выхода О 1 оперативной памяти 129. У 1 в программируемой логической матрице 94 - ЗпБР, по линии 31 поступающий в регистр 20, устанавливающий КБ-триггера 96 в единичное состояние, и сигнал ЗпСЦ, по линии 41 поступающий в счетчик. 24; У 2 - .ЗпРОС, по линии 32 поступающий в регистр 21; УЗ - ЗпРФ по линии 33 поступающий в регистр 22; У 4 - 3/Чт, по линии 31 поступающий в оперативную память 23; У 5 - установка КБ- триггера .95 в единичное состояние; Уб - ВК, по линии 38 поступающий в оперативную память 23; У 1 - сброс в нулевое состоянйе КБ-триггеров 95 и 96; У 8 - установка в третье состояние регистра 20; У 9 вустановки в третье состояние счетчика 24;У 10 - сброс КБ-триггера 97 в нулевое состояние, У 11 - управление шин- ным формирователем 26.Логика работы программируемой логической матрицы 94 для интерфейса ИУС описывается следующими уравнениями:У Х 7 Х 11 ЧХЗ Г 8 Х 9 Х 7;У 2 щх 8 Х 9 чХ 5 Х 1 чх 2 ХбЧХ 5(Х 11 Х 2 ЧХ 4);УЗ=Х 1 Х 10 ЧХ 2 Хб;У 4 Х 7 Х 11 ЧХЗ;У 5=хбчх 12;Уб=Х 1 чх 10 ЧХ 2 чхбчх 12 ЧХЗ;У 7=Х 5 Х 11 Х 12 ЧХ 4;У 8=(Х 1 Х 10 Х 2 Хб Х 12 ХЗ) Х 7;У 9=Х 12;0у 10=Х 4 чх 13У 11=Х 2 ЧХ 5Работа триггеров 95-97 поясненана временной диаграмме на фиг, 14,Блок 11 (фиг. 7) работает следующим образом.В счетчик 104 по"магистрали 29 изоперативной памяти 23 записываетсявременной интервал (сигнал Запись"поступает из дешифватора 25). Мультиплексор 103 по магистрали 74 иэрегистра 56 настраивается на подключение шины, на которой присутствуетопределенная частота. Работа начинается после прихода сигнала "Разрешение счета". После обнуления счетчика104 вырабатывается сигнал 107 в схеме 110, а при наличии сигнала "Разрешение работы" из дешифратора 133 -и в мультиплексоре 131.Работа блока 15 (фиг. 8), представляющего собой схему 110, заключается в выявлении сигналов, несущихинформацию о выделении программы (линия 70 нз. регистра,53), о нулевом 35 состоянии счетчика 24 (линия 101 изЗБ-триггера 97), о нулевом состояниисчетчика 104 (линия 107 из счетчика 104), о появлении какогалибо события или их последовательности (линии 114 и 115 из схемы 118.и ОЗУ 122соответственно). Схема 110 программируется в регистрах 56 и 57 и получаетинформацию из них по шинам 73 и 74.Блок 19 (фиг, 9) может выделятькак отдельное событие, так и их последовательность. Отдельное событие,под которым понимается появление заданного уровня сигналов, напримерсигнала прерывания, выбирается с по" 50мощью схемы 118. Вся информация относительно того, какое событие и какимлогическим уровнем должно быть выделено, записывается в регистры 54 и 55,и поступает в схему 118 па шинам 71 и72, События иэ ЭВМ 5 поступают черезшинный формирователь 117. Рабата схемы 18 аналогична работе схемы 99Сигнал о выделенном событии по линии1539780 7 114 поступает в схему 110, а при наличии сигнала "Разрешение работы"из дешифратора 133 - в мультиплексор131. Другая часть блока 19 предназна-.чена для выделения последовательностисобытий, Первоначально необходимо воперативную память 122 занести информацню, для этого на вход оперативнойпамяти 122 подаются данные из регистра 80 по шине 34, затем при поступлении сигнала из дешифратора 81 по лилинии 88, в счетчике 121 фиксируетсяадрес, а после этого на оперативнуюпамять 122 с дешифратора 81 по линии89 передается сигнал "Зап" и производится запись информации в опера,тивную память 122,Работа блока 19 в режиме выделения последовательности событий поясняется временной диаграммой нафиг. 15. По переднему фронту сигнала"Уст 0", приходящего по линии 27,счетчик 121 устанавливается в нулевое состояниеПри появлении на входе 25оперативной памяти 122 сигнала чтение(Чт) на ее выходе появляется информация, настраивающая мультиплексор123 на пропуск тактируемого сигналапо одной из линий 124(1)-124(п), При 30появлении этот сигнал поступает навход "+1" счетчика 121, изменяя информацию на адресном входе оперативной,памяти 122 и т.д. При появлении последнего события сигнал с выхода Роперативной памяти 122 по линии 115поступает в схему 110, а при наличиисигнала "Разрешение .работы" из дешифратора 133 и в мультиплексор 131.Блок 18 (фиг. 10) способен выделять 40последовательности различных программ, сигналов, состояний и т.п, Перед началом работы необходимо занести информацию в оперативную память129. Дпя этого на П-вход оперативнойпамяти 129 из регистра 80 по магистрали 34 поступают данные, в счетчик128 из миниЭВИ 3 через шинный формирователь 78 по магистрали 28 поступает адрес, который записывается всчетчик 128 при наличии разрешающегосигнала на линии 90 из дешифратора81, Затем, когда поступает сигналзаписи по линии 91 из дешифратора81, в оперативную память 129 производится запись информации.Работа блока 18 поясняется временной диаграммой на фиг. 16. По переднему фронту сигнала "Уст О"., пос-. 18тупающего по линии 27, производится установка в 0 счетчика 128. Содержимое счетчика 128 поступает на адресный вход оперативной памяти 29, и при наличии сигнала чтение (Чт) на его выходах появляется считанная информация, которая, поступая на дешифратор 133, разрешает работу одного из блоков устройства 1 (на диаграмме программируемой логической. матрицы 94), а после прихода информации с этого блока срабатывает схема сравнения 130, сигнал с выхода которой поступает на вход "+1" счетчика 128, Состояние счетчика 128 изменится, а затем изменится информация на выходах оперативной памяти 129, которая изменяет состояние дешифратора 133 и сбрасывает схему сравнения 130 вноль. Нулевое состояние схемы сравнения 130 обуславливает такое же состояние и на входе "+1" счетчика 128. При приходе сигнала с блока, которому дешифратор 133 разрешил работу, появляется единица на выходе мультиплексора 131, которая поступает на вход "+1" счетчика 128. По переднему фронту этого сигнала изменяется содержимое счетчика 128, а затем и состояние выходов оперативной памяти 29, И если это последнее событие, то появляется сигнал на выходе Р оперативной памяти 129, на выходе мультиплексора 131 появляется "0",а, следовательно, 0 и на входе"+1" счетчика 128, Предлагаемое устройство позволяет программироватьвыделение событийразличного типа, а также их последовательностей при экспериментальномисследовании поведения вычислительныхсистем, работающих в реальном масштабе времени,формула изобретения 1. Устройство для контроля за хо-, дом вычислительного процесса, содержащее блок выходных регистров, блок управления, включающий первый триггер и схему сравнения, блок выделения программ, включающий счетчик циклов, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных 1 возможностей устройства путем организации новых режимов работы, а нменно возможности выделения отдельных участков программ по информации, воз