Устройство для отображения информации на экране электронно лучевой трубки

)5 60 ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕВЕДОМСТВО СССР(ГОСПАТЕНТ СССР) ПИСАНИЕ ИЗОБРЕТЕНИЯАВТОРСКОМУ СВИДЕТЕЛЬСТВУ ОБРАЖЕНИЯ Е ЭЛЕКТРОН(54) УСТРОЙСТВО ДЛЯИНФОРМАЦИИ НА ЭКРАНО-ЛУЧЕВОЙ ТРУБКИ(57) Сущность изобретенидержит 2 коммутатора, 5гистр сдвига, 1 счетчик адрегистра, 1 шинный формимировэтель видеосигнала,ЭЛТ, 1 синхронизатор, 1 блформирователь адреса, 1з,п.ф-лы, 14 ил,я: устроиство сорегистров. 1 ререса, 3 буферных рователь, 1 фор сдвигатель, 1 ок управления, 1 блок памяти. 1 ический институт и динение "Термикин и Ю,В.С тво СССР6, 1985. Изобретение относится к автоматике и вычислительной технике и может быть испольовано в устройствах отображения, когда требуется перемещать изображение на экране, преобразовывать видеоданные в заданном от процессора режиме и обмениваться информацией с процессором, .Цель изобретения - повышение быстродействия и расширение области его применения за счет возможности представления изображения в окнах экрана путем перемещения иэображения в любом направлении - программно-изменяемой скоростью,На фиг. 1 приведена структурная схема устройства; на фиг. 2 - функциональная схема формирователя адреса; на фиг, 3 - временная диаграмма работы устройства, на которой показаны основные операции над видеоданными, выполняемые устройством в каждом такте; на фиг. 4 - область координатного пространства видеопамяти; на фиг.5 - временная диаграмма работы устройства режима индикации; на фиг, 6 - возможные варианты постраничного отображения на экране видеоинформации; на фиг. 7 а - временная диаграмма работы устройства при выполнении операции "чтение словами"; на фиг. 76 - "записи словами"; на фиг, 8 а - выполнение операции "роллинг вверхЯ (вниз); на фиг, 86 - "роллинг влево (вправо)" в области экрана; на фиг. 9 - временная(/) диаграмма работы устройства при выполне- С нии операции "роллинг вверх(вниз)"; на фиг 10- временная диаграмма работы устройства при выполнении операции "роллинг влево(вправо)"; на фиг. 11 - временная диаграмма работы устройства при выпол- ф нении операции "битовая запись"; на фиг. СО 12 - функциональная схема дешифратораформирователя адреса; на фиг, 13 - функциональная схема регистра сдвига; на фиг. (Я 14 - сдвигателя,Устройство содержит первый коммутатор 1, регистр 2 начального адреса, первый 3 и второй 4 регистры текущего адреса (первой и второй страниц индикации), первый 5,3 и второй 6 регистры адреса модификации д (соответственно, координат Х и У), счетчик 7 адреса, формирователь 8 адреса, первый буферный регистр 9, блок 10 памяти, регистр 11 сдвига, второй буферный регистр 12, шинный формирователь 13, второй коммутатор 14, третий буферный регистр 15, формирователь 16 видеосигнала, электронмационный вход блока 10. По приходу сигнала 23 пуска происходит запись в блок 10 выставленного по адресу на шине 60 формирователя 8 содержимого второго входа блока 10 в выбранную микросхему. Для записи следующей точки процессор аналогичным образом записывает новый адрес точки. Сигнал пуска взводится только на время записи одной точки от процессора, после чего он снимается согласно временной диаграмме устройства, единичный уровень сигнала 53 указывает, что в блоке 10 формируется адреса для считывания данных режима индикации, а уровень нулевого сигнала 53 - адрес с коммутатора 100, например, в режиме битовой записи (см.фиг. 11).Запись битовая от интерполятора выполняется следующим образом.Загрузка регистров 5 и 6, формирование адресов и выборок на формирователе 8 происходит аналогично, как и в битовой записи от процессора, Отличие заключается в том, что формирование очередных адресов (наращивание или уменьшение) происходит с помощью значений шаговых приращений на входах 25(+Х), 26(-Х), 27(+У), 28(2 У), являющихся выходами интерполятора, Кодовая комбинация сигналов 25, 26 для адреса Х или 27, 28 - для адреса У устанавливают режим счета счетчика 7:00 - запрещенное состояние;01 - инкрементирование адреса Х или У;10-декрементирование адреса Х или У;11- запрещение счета.Когда на шине 36 находятся данные с регистра 5, то учитывается значение входов 25(+Х), 26(-Х), а когда данные с регистра 6, то учитываются значения входов 27(+У), 28(-У). Запись и изменение адресов, при этом, будет происходить по сигналу 23 "пуск". Бит видеоданных будет записываться аналогич- . но вышеприведенной операции. По сигналу 24 "конец интерполяции" снимается сигнал "пуск". Следовательно, запись в блок 10 и изменение адресов на счетчике 7 прекращается.8 предлагаемом устройстве обработка информации может производиться как побитно, так и пословно, что значительно улучшает производительность и гибкость работы устройства. Производительность работы устройства достигается за счет того, что перемещение больших обьемов информации на экране производится путем считывания сразу целового слова видеоданных и записью его по адресу перемещения (например, вертикал ьн ый роллинг). П ричем, скорость. перемещения задается с помощью дискретности адресов, учитывая плавность перемещения информации. В предложенном устройстве область видеопамяти адресным способом разбивается на две независимые страницы, что позволяет формировать на экране два окна, в каждом из которых выводится и обрабатывается своя видеоинформация,Формула изобретения 1. Устройство для отображения информации на экране электронно-лучевой трубки (ЭЛТ), содержащее регистр начального адреса, счетчик адреса, блок памяти, регистр сдвига, блок управления, формировательвидеосигнала, выход которого подключен к модулятору ЭЛТ, и синхронизатор, первыйвыход которого соединен с первым тактовым входом блока управления и синхровходом регистра сдвига, вход разрешения записи которого соединен с первым выходом блока управления, второй выход которого подключен к управляющему входублока памяти, выход которого соединен с информационным входом регистра сдвига, выход которого подключен к информационному входу формирователя видеосигнала, информационный вход регистра начального адреса является информационным входом устройства, выход регистра начального адреса через првую информационную шину соединен с информационным входом счетчика адреса, вход управления записью которого соединен с третьим выходом блока управления, счетчный вход - с четвертым выходом блока управления, о т л и ч а ющ е е с я тем, что, с целью повышения быстродействия устройства и расширения области его применения за счет возможности представления изображения в окнах экрана путем перемещения изображения в любом направлении программно изменяемый скоростью, оно содержит первый и второй регистры текущего адреса, первый и второй регистры адреса модификации, формирователь адреса, первый, второй и третий буферные регистры, первый и второй коммутаторы, шинный формирователь и сдвига- тель, выход которого подключен к информационному входу блока памяти, адресный вход и вход выборки которого соединены, соответственно с первым и вторым выходами формирователя адреса, первый информационный вход первого коммутатора и информационный вход третьего буферного регистра соединены с второй информационной шиной, которая является входом-выходом устройства и к которой подключен выход шинного формирователя, управляющий вход которого соединен с пятым выходом блока управления, а информационный вход - с выходом второго буферного регистра, подключенным к первому информационному входу второго коммутатора, второй информационный вход которого соединен с выходом третьего буферного регистра, управляющий вход которого соединен с шестым выходом блока управления, седьмой выход которого подключен к управляющему входу второго буферного регистра, информационный вход которого соединен с выходом блока памяти, восьмой выход блока управления подключен к управляющему входу второго коммутатора, выход которого соединен с первым информационным входом сдвигателя, вхо ды управления сдвигом влево и вправо которого соединены соответственно с выходами младшего и старшего разрядов второго буферного регистра, второй информационный вход сдвигателя соединен с девятым выходом блока управления, десятый и одиннадцатый выходы которого соединены соответственно с первым и вторым входами направления сдвига сдвигателя, а двенадцатый и тринадцатый выходы - с входами коммутации и управления записью сдвигателя соответственно, четырнадцатый выход блока управления соединен с управляющим входом первого коммутатора, второй .информационный вход которого соединен с выходом первого буферного регистра и информационными входами первого и второго регистров текущего адреса и блока управления, управляющие входы формирователя адреса соединены с пятнадца того по двадцать второй выходами блока управления, выходы первого и второго регистров адреса модификации подключена соответственно к первому и второму информационным входам формирователя , адреса и через первую информационную шину- к информационному входу счетчика адреса, выход которого соединен с информационным входомпервого буферного регистра, выходы первого и второго регистров текущего адреса соединены через первую информационную шину с третьим информационным входом формирователя адреса, выходы первого и второго регистров текущего адреса через первую информационную шину подключены к информационному вчходу счетчика адреса, выход первого коммутатора подключен к информационным входам соответственно первого и второго: регистров адреса модификации, входы управления записью и входы разрешения выдачи данных которых и регистра начального адреса и регистров текущего адреса подключены соответственно к двадцать третьему по тридцать второй выходам блока управления, вход-выход которого соединен с второй информационной шиной, с второго по пятый тактовые входы блока управления соединены соответственно с второго по пятый выходами синхронизатора, с первого по седьмой управляющие входы блока управления являются соответственно входом импульса сброса, входом импульса пуска, входом сигнала конца интерполяции +Х,- Х,+У,-У устройства, первый выход синхронизатора подключен к управляющему входу формирователя видеосигнала и синхровходу счетчика адреса, тридцать третий и тридцать четвертый выходы блока управления подключены соответственно к входу направления сета счетчка адреса и входу управления записью первого буферного регистра.2. Устройстов по п,1, о т л и ч а ю щ е ес я тем, что формирователь адреса содержит первый, второй и третий регистры, первый, второй и третий коммутаторы и дешифратор, управляющие входы которых являются управляющими входами формирователя, первым и вторым выходами которого являются, соответственно выход второго регистра и выход дешифратора, информационный вход которого соединен с выходом третьего регистра, первый и второй информационные входы третьего коммутатора соединены с выходами первого и второго коммутаторов, а выход - с информационным входом второго регистра, первый информационный вход первого коммутатора подключен к выходу первого регистра, второй информационный вход первого коммутатора и информационный вход первого регистра являются третьим информационным входом формирователя, первый и второй информационные входы второго коммутатора являются соответственно вторым и первым информационными входами формирователя, первый информационный вход формирователя соединен с информационным входом третьего регистра, управляющие входы первого и второго коммутаторов соединены между собой,1807516 ЛфРе ещеЮ Саада доделка иыгТ 87 4 чГцз 5 Пйбаиаа Ит ФГцзбВО чИидикацюя иаьМлц цидцкаццВ 3 серцидаодео.баниьч 2 саР. ЭЯТlотрцид. иаЗМТ Зсер.раджа днаомйаадцид1807516 гл 77 7 У,ЮЮЮЮ Рю 7 г.8 а Фиг.8 б Я й/( УР 7 У Р У тг ,У 43 Ы кач зопрац.у ЮЖМелрвгеюд Ятрьмеет Улыбке дкЮаРуг 1 ано-лучевую трубку ЗЛТ) 17, сдвигатель 18, блок 19 управления и синхронизатор 20.Следующими позициями обозначены;21 - вход/выход, 22 - вход импульса сброса, 23- вход импульса пуска, 24 - вход сигнала конца интерполяции, 25 - 28 - входами импульсов интерполяции +Х,-Х, +У,-У устройства, 29-31 - связи соответствующих блоков, 32 - информационный вход устройства, 33 - 35 - связи соответствующих блоков; 36 - первая информационная шина, 37 - 94 - связи соответствующих блоков, 95 - вторая информационная шина устройства.Формирователь 8 адреса содержит с первого по третий регистры 96, 97 и 98 с первого по третий коммутаторы 99, 100, 101 и дешифратор 102 (адреса),Регистры 96 - 98 служат для временного хранения кодов формируемых адресов.Информационный вход 36 соединен следующим образом: с 8 - 15-й - разряды соединены с информационным входом регистра 96, с 0 - 7-й - разряды - с информационным входом коммутатора 99.Информационные входы 47 и 48 соединены следующим образом: с 2 - 9-й разряды входа 47 - в общую шину и к второму информационному входу коммутатора 100, а с 0- 3-й разряды - с информационным входом регистра 98.Дешифратор 102 состоит из дешифраторов 103 и 104 (два в четыре) и групп элементов 105-108 2 И-НЕ, 0-й и 1-й, 3-й и 4-й разряды адресной шины выход 61) определяет выборку сигналов ВА и СА соответственно, в режиме битовой записи.Регистр 11 сдвига состоит из регистоов сдвига 109 и 110, что позволяет за период работы устройства последовательно сдвинуть 16-ть разрядов слова видеоданных, записанных в виде параллельного кода в регистре 110,Сдвигатель 18 состоит из сдвигового регистра 111 и коммутатора 112,Блок 19 управления может быть синтезирован различным образом и представлен в виде временных диаграмм, полностью отражающих всеуправляющие сигналы, выработанные блоком.Для определенности описания работы устройства будет производиться для случая 16-ти разрядных адресных операндов и 16- ти разрядных слоев видеоданных, что определяет разрядности функциональных блоков и информационных шин устройства в нижеприведенном описании,Коммутатор 1 обеспечивает передачу информации на выход 29 с одного из его информационных входов, один иэ которых соединен с входом/выходом 30, а другой -с входом/выходом 21 устройства, которыйслужит для приема данных от процессора(на чертеже не показан),Регистр 2 наяльного адреса служит для5 задания исходного адреса 1-й или 2-й страницы индикации. Младшие 15-ть разрядовинформационного входа 32 соединены с выходом логического нуля, а вес старшего 16 го разряда задает адрес 1-й или 2-й10 страницы.Выход 35 подключен к информационной шине 36,Регистры 3 и 4 являются регистрами текущего адреса 1-й и 2-й страницы индика 15 ции, соответственно, и служат для хранениятекущих адресов 1-й и 2-й страницы индикации, соответственно (адресов 1-й и 2-й страницы видеопамяти).Выходы 41 и 42 регистров соединены с20 информационной шиной 36.Регистры 5 адреса (Х) и регистр 6 адреса(У) модификации служат для хранения 16-тиразрядных адресов, записанных в данныерегистры от процессора или с входа 30.25 Выход 47 регистра 5 соединен следующим образом: 16-ти разрядов с шиной 36, а10-ть младших разрядов - с информационным входом формирователя 8. Выход 48 регистра 6 соединен: 16-ть разрядов - с шинойЗО 36, а 10-ть младших - с информационнымвходом формирователя 8.Регистры 2,3,4,5 являются регистрами стретьим состоянием, т.к. информационныевыходы указанных регистров соединены с35 одной и той же 16-ти разрядной информаци-.онной шиной 36, которая также подключенак информационному входу счетчика 7. и 16 ти разрядному входу формирователя.Счетчик 7 адреса предназначен:40 1) для наращивания текущих адресов1-й или 2-й страниц индикации, хранящихся,соответственно, в регистрах 3 и 4, а также врегистре 2; "2) для изменения адреса модификации,45 хранящихся в регистрах 5 и 6, путем декремента или инкремента, в зависимости отрежима работы устройства. Формирователь 8 адоеса служит для 50 формирования адресных операндов блока10 памяти и соответствующих сигналов выборок матрицы памяти.Буферный регистр 9 служит для времен-,ного хранения данных.55Блок 10 памяти служит для оперативного хранения видеоданных, с последующим отображением их на ЭЛТ по соответствующим адресам.Блок 10 является ОЗУ динамическоготипа и представляет собой матрицу 4 х 4 мик1807516г.,1Составитель И. Загинайко Редактор С. Кулакова Техред М.Моргентал Корректор М, Куль Заказ 1382 Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб., 4/5л.Гагарина, 1Производственно-издательский комбинат "Патент", г. Уросхемы, охватывающая область памяти1024 х 1024 бита,8-ми разрядный вход выборки микросхем служит для приема кодов выборки свыхода 61 формирователя 8, и содержит 4-еразряда сигнала ВА (сигналы выбора строк)и 4-е разряда сигнала СА (сигналы выборастолбцов). С помощью указанных сигналовпроисходит выбор микросхемы матрицы памяти для адресации, записи или чтения видеоданных.Регистр 11 сдвига служит для преобразования параллельного кода видеоданных впоследовательный.Буферный регистр 12 служит для временного хранения видеоданных, считанныхиз блока 10.Шинный формирователь 13 служит длявыдачи данных из регистра 12 на информационную магистраль 21, а также для перевода выхода 72 в высокоимпедансноесостояние, когда происходит запись данныхот процессора в регистр 15,Буферный регистр 15 служит для вре менного хранения кода видеоданных, записанных от процессора.Формирователь 16 видеосигнала служит для преобразования последовательного цифрового кода видеоданных ваналоговые сигналы с последующим отображением на ЭЛТ.Сдвигатель 18 служит для:1) хранения и передачи информации,считываемой с коммутатора 14 и с информационного входа 78,битовых данных;2) для сдвига слов данных на один разряд в режиме горизонтального роллинга.Блок 19 управления служитдля выборкиуправляющих сигналов, в зависимости отрежима работы устройства.Информационный вход/выход блокасоединен с информационной магистралью21 и служит для приема управляющих кодовот процессора, по которым происходит программирование внутренних портов блока насоответствующий режим, а также для выдачи управляющих кодов процессору для контроля работы блока управления,Синхронизатор 20 импульсов предназначен для выборки тактовых частот ТО-Т 4,соответственно, по первому - пятому выходам 90-94, необходимых для временнойсинхронизации блока 19.Устройство работает следующим образом,Период работы устройства (охватывается период частоты Т 2, формируемой по выходу 94) условно можно разбить на четыре такта(см.фиг,З). За данный период времени устройство может отрабатывать два режима:1. Режим индикации.2, Режим модификации,Режим индикации предназначен для5 считывания видеоданных из блока 10 по заданным адресам для последующего отображения их на ЭЛТ 17.Режим модификации предназначен длячтения видеоданных из блока 10 и для их10 дальнейшего преобразования, а также длязаписи в блок 10 видеоданных от процессора или от интерполятора по заданным адресам модификации.15 Для режима индикации в 1-м и 2-м тактах (Т 2=0) считываются данные из блока 10и готовится следующий адрес для чтения, ав 3-м и 4-м тактах считанные данные индицируются на ЭЛТ, а также продолжают ин 20 дитироваться в 1-м и 2-м тактах следующихпериодах, в которых в свою очередь готовится опять следующий адрес для чтения.В режиме модификации в 3-м и 4-м тактах на блок 10 формируется адрес модифи 25 кации, по которому происходит запись(чтение) в (из) блок 10 и готовится следующий адрес модификации для чтения (записи)в (из) блока 10, А в 1-м и 2-м тактах режиммодификации не выполняется, а выполняет 30 ся только считывание информации из блока10 и индикация ее на ЭЛТ, За каждый период работы устройства может отрабатываться два режима,В зависимости от режима работы име 35 ется возможность отображения и преобразования информации как побитно, так исловами видеоданных. Область блока памяти имеет размерность 1024 х 1024 пикселя;1024 столбца и 1024 строки (см,фиг.4). В40. каждой строке 1024 точки, т.е. 2, В каждом, слове содержится 16-ть точек, т.е. 24. В каждой строке содержится 64 слова, т.е. 36, Дляпреобразования информации битами используется 20-ти разрядный адрес точки:45 10-ть разрядов по координате Х (строки) и10-ть разрядов по координате У (столбцы).Для преобразования информации словамивидеоданных используется 16-ти разрядный адрес слова, в котором 6-ть разрядов50 охватывают столбцы, а 10-ть разрядов . -строи.Представление и преобразование информации с помощью слов используется вслучае, где требуется высокое быстродейст 55 вие для перемещения большого объема информации в области памяти. Обработкаинформации побитно применяется в томслучае, где требуется преобразование и ото-бражение информации с дискретностью доодного пикселя,ются следующие микрооперации, По началу прямого хода кадра на входах 33, 34 регистра 2 выставляются низкие уровни, вследствие чего данные (начальный адрес 1-й страницы индикации) с регистра 2 поступает с его выхода 35 на шину 36, На вход 49 разрешения записи всчетчик 7 выставляет 35 ся высокий активный уровень и по заднему фронту импульса с выхода 94 частоты С К, поступающей на синхровход счетчика 7. Данные с шины 36 записываются в счетчик, В момент времени записи в счетчик 7 про 40 исходить запись этих же данных с шины 36 в регистры 97 формирователя 8. Причем, в регистр 96 записывается 8-мь старших разрядов адреса, а в регистр 97 - 8.младшихразрядов. Запись в регистры 96 и 97 осуществляется передним фронтом сигнала 52 ипередним фронтом сигнала 56, соответственно, В данный момент времени на управляющих входах 53 и 55 коммутаторов 99 и 101-уровни логической единицы. Следова 50 тельно, младший байт адреса формируется на выходе 60 регистра 97 изаписывается во 55 внутренние регистры блока 10 по сигналу ЙАЯ, который формируется в данном такте на выходе 61 дещифратора 102. По сигналу ВАЯ в матрице блока 10 выбираются микросхемы по строкам, во внутренние регистры которых записывается младший байт адреВ данном устройстве область блока 101024 х 1024 пикселя разбивается на две страницы индикации, в частности: 1-я страницаразмерностью 1024 х 512, 2-я страница размерностью тоже 1024 х 512 (вертикальное 5разбиение), Существует возможность горизонтального разбиения областивидеопамяти. Граница разбиения, при этом, задаетсяпроцессором с помощью адресов границы,Частоты ТО, Т 1, Т 2, ТЗ, С К, которые 10формируются, соответственно, на выходах90,91,92,93,94 счинхронизатора 20 синхронизирует работу блока 19,Перед началом работы устройства процессор по входу 22 формирует сигнал "сброса", по которому внутренние порты блока 19управления устанавливается в исходное состояние.Рассмотрим работу устройства в режиме индикации. 20Временная диаграмма работы устройства в данном режиме приводится на фиг. 5.В первом такте (Т 1=1, Т 2 = О) происходитзапись в счетчик адреса 7 адреса 1-й страницы (начальный момент с регистра 2 или в 25текущий момент с регистра 3), а также егоинкраментирование на счетчик 7 и записьадреса первой страницы в формирователь 8адреса, После этого, на шину 36 выставляется адрес 2-й страницы. При этом, выполня-. 30 са, Затем, на входе 49 счетчика 7 снимается активный уровень записи, выставляются единичные уровни на входах 50 разрешения счета и 51 направления счета, а задним фронтом сигнала 94 С К происходит увеличение содержимого счетчика 7 на единицу.Для дешифратора 102 сигнал 57 выставляется в "0" уровень для разрешения всех сигналов РАЯ и САЯ всех микросхем памяти, и сигналы 58 и 59 задают форму импульсов сигналов ВАЯ и САЯ, соответственно,После записи первой страницы индикации выставляется высокий уровень сигнала 24, вследствие чего на выходе 35 регистра 2 выставляется начальный адрес 2-й страницы.Во втором такте (Т 1=0, Т 2=0) происходит перезапись проинкрементированного адреса 1-й страницы из счетчика 7 в буферный регистр 9 и занесение его в регистр 3 текущего адреса 1-й страницы, В начале этого такта осушествляется запись в счетчик 7 адреса 2-й страницы (в начальный момент с регистра 2 или в текущий момент с регистра 4), а также его инкрементирование на счетчик 7. В этом же такте на выходе 60 формирователя 8 выставляются старшие 8- мь разрядов адреса 1-й страницы, которые хранились в регистре 96, и формируются сигналы СА на шине 61.При этом, выполняются следующие микрооперации.Передним фронтом единичного импульса сигнала 62 выполняется запись в регистр 9, данные с выхода которого по шине 30 поступают на информационный вход регистра 3 и записываются в него нулевым уровнем сигнала 37. На входе 49 разрешения записи счетчика 7 сформирован активный единичный уровень. По заднему фронту единичного импульса сигнала 94 С К данные записываются в счетчик 7. Т,к. на входах 50 и 51 единичные уровни, то очередным сигналом С К осуществляется инкрементирование записанной в счетчик 7 информации. На управляющем входе 53 коммутатора 99 формируется нулевой уровень, на управляющем входе 53 коммутатора 101 поддерживается единичный уровень. Следовательно, на информационный вход регистра 97 поступает старший байт адреса 1-й страницы с регистра 96 и передним фронтом единичного импульса сигнала 56 записывается в регистр.97 и выставляется на выходе 60. Указанный байт адреса записывается во внутренние регистры блока 10 по сигналам САЯ, По сигналам САЯ в матрице блока 10 выбираются микросхемы, расположенные по столбцам, во внутренние регистры которых записывается старший байт адреса, Таким образом, во внутренних регистрах блока 10 записывается 16-ти разрядный адрес 1-й страницы, т.к. в момент совпадения сигналов ЯАЯ и САЯ в нулевое состояние происходит запись данного адреса (в данном случае) во все микросхемы матрицы блока 10.Так как на управляющем входе 63 в данном режиме сформирован единичный уровень, то на выходе 65 блока 10 формируется слово видеоданных по указанному адресу,В третьем такте(Т 1=1, Т 2=1) происходит перезапись проинкрементированного адреса 2-й страницы в регистр 9 и занесение его в регистр 4 текущего адреса 2-й страницы. В начале этого такта слово 1-й страницы видеоданных с выхода 65 блока 10 записывается в сдвиговый регистр 11, преобразовываются в нем из параллельного кода в последовательный, поступают на формирователь 16 и начинают отображаться на ЭЛТ 11.При этом, выполняются следующие микрооперации.Перезапись проинкрементированного адреса 2-й страницы в регистр 9 и затем в регистр 4 осуществляется; соответственно, передним фронтом сигнала 62 и нулевым уровнем сигнала 38. Запись в регистр 11 осуществляется передним фронтом сигнала 65. Сигналом С К осуществляется сдвиг записанной информации, передача на выход 67 и занесение в формирователь 16, где происходит преобразование их в форму, не. обходимую для отображения на ЭЛТ.В четвертом такте (Т 1=0, Т 2=1) на шину 36 выставляется очередной адрес 1-й страницы с регистра 3, При этом выполняются следующие микрооперации.По входу 39 на регистр 3 подается сигнал низкого уровня, вследствие чего, данные, записанные в нем во 2-м такте, выставляются на шину 36 и начинают записываться в счетчик 7.Видеоданные, считанные в конце 2-го такта, закончатся индицироваться в конце 2-го такта следующего периода к моменту. готовности для индикации данных, считанных по очередному адресу,Вышеописанная процедура режима индикации относится к случаю, когда на ЭЛТ отображается сначала 1-я страница, а затем 2-я (см.фиг. 6 а,б), Для отображения на ЭЛТ 2-й страницы (см,фиг.бб) выполняются аналогичные операции, с той разницей, что операции, выполняемые над адресом 1-й страницы, меняются на операции, выполняемые над адресом 2-й страницы, и наоборот, Т.е. в первом такте ЗТ 1=1, Т 2=0) в счетчик страницы 7, и в формирователь 8 записывается адрес 2-й страницы, А во втором такте(Т 1=0, Т 2=0) в счетчик 7 записывается адрес1-й страницы и т.д.В случае, когда на экране ЭЛТ индицируется 1-я страница, текущий адрес 2-й5 страницы подготавливается, но не индицируется, и наоборот.В режиме индикации также имеетсявозможность отображения на ЭЛТ фрагментов двух страниц одновременно. Это позво 10 ляет формировать на экране окна, в каждомиз которых отображается своя информация.Разбиение на два окна может производиться как по вертикали, так и по горизонтали(см.фиг.б в,г) и задается процессором с по 15 мощью адресов границы, В случае верти;кального разбиения на два окна (см,фиг, бв)в каждой строке индицируется вначале, например, 25 слов первой страницы, затем с20-го слова начинается индикация 2-й стра 20 ницы по вышеуказанной процедуреЭтопроисходит путем сравнения в блоке 19 текущего адреса по шине 30 с адресом процессора по шине 21. Затем, в новой строкепроцессор возвращает индикацию 1-й стра 25 ницы и т.д,В случае горизонтального разбиения надва окна (см,фиг.бг) происходит индикация,например, 250-ти строк 1-й страницы. а начиная с 251-й индицируются 250-ть строк 2-й30 страницы,Горизонтальное давление можно устанавливать с дискретностью в одну строку.Адреса границы расположены на строке, относительно которой происходит давление,35 надваокна.В режиме модификации данных можетосуществляться одна из ниженазванныхопераций:1. Чтение словами.40 2. Запись словами.3. Чтение битовое.4, Запись битовая.5, Перемещение информации по экрану.Рассмотрим в режиме модификации45 операцию чтения словами. Временная диаграмма, выполнения операции чтения словами представлена на фиг, 7 а, Операциячтения словами предназначена для чтения16-ти разрядных данных из памяти в про 50 цессор,Рассмотрим выполнение устройствомданной операции.Начальным тактом в данном случае будет третий такт (Т 1=1, Т 2=1) периода работы55 устройства. Предварительно подготовленный в регистр 5 и выставленный на шину 36во 2-м такте адрес слова данных (адрес Х)записывается в счетчик 7 и в формирователь8. Затем, в 3-м такте 3 аналогично с регистра6 на шину 36 выставляется адрес У. Припосложном чтении адрес Х является адре до момента снятия процессором указансом, по которому будет считываться данные ного сигнала.из блока 10 в процессор, а адрес У в данной В первом такте (Т 1=1, Т 2=0) происходит операции не информативен. В этом же такте запись неизменного адреса У из счетчика 7 блоком 19 управления анализируется состо в регистр 8 и далее через коммутатор 1 в яние входов 25 (+Х), 26 (-Х). регистр 6,00 - запрещенное состоянйе; Одновременно, данные по адресу Х с 01 - инкрементирование адреса Х на выхода 65 блока 10 переписывается в бусчетчик 7; ферный регистр 12, и при необходимости,10 - декриментирование адреса Х на 10 через шинный формирователь 13 по шине счетчик 7; 72 поступают на магистраль 21 и начинают11 - запрещение счета, считываться на процессор. Таким образом, В зависимости от приведенного анали- считывание слова данных происходит в два за на вход 50 разрешения счета и вход 51 этапа. Сначалапроцессорзаписываетадрес направления счета подаются соответствую в регистр 5, а затем считывает данные с щие сигналы, по которым выполняется мик- регистра 12. Если необходимо считывать рооперация над адресом Х, записанным в данные с соседних адресов, то необходимо счетчик 7. установить в низкий уровень сигналы 25 (+Х)Рассмотрим, какие микрооперации вы- или 26 (2 Х) и тогда при каждом считывании полняютсъ в 3-м такте, 20 с регистра 12 слова видеоданных происхоСигналы записи в счетчик 7 и формиро- дит автоматическое наращивание или ватель 8 формируются аналогичным обра- уменьшение адреса, записываемого в резом, как в режиме индикации, Передача гистр 5 в тот момент, когда он находится в адресов Х и У на шину 36 из регистра 5 и 6 счетчике 7.осуществляется низким уровнем сигнала 31 25 Запись в регистр 6 осуществляется сиги 33, соответственно. Инкрементирование налом низкого уровня по входу 44. Запись в иди декрементирование записанного в регистр 12 считанного слова из блока 1, осусчетчике 7 адреса Х происходит по заднему ществляется передним фронтом сигнала 68. фронту очередного сигнала 94 С К. При чтении процессором слова данных наВ четвертом такте -Т 1=0, Т 2=1 адрес Х 30 управляющем входе 73 формирователя 13 переписывается из счетчика 7 в регистр 9 и выставляется низкий уровень и данные с далее из регистра 9 через коммутатор 1- в выхода 72 начинают считываться на магистрегистр 5. В этом же такте адрес У с шины раль 21.36 записывается в счетчик 7. В четвертом Во втором такте с регистра 5 на шину 36 такте процессоримеетдоступ к регистрам 5 35 выставляется очередной адрес Х, и если к и 6, в случае установки адреса считывания. этому моменту не было такта считывания В момент обращения процессором к регист- данных с регистра 12, то этот адрес прохорам 5 и 6, коммутатор 1 переключается на дит через счетчик 7 без изменения.данные от процессора. Также в данном так- Рассмотрим операцию записи словами. же формирование на выходах 60 и 61 фор Операция записи словами предназнамирователя 8 адреса Х слова данных и кода чена для записи слов данных от процессора выборки микросхем, соответственно. При в блок 10, Временная диаграмма данной этом, выполняются следующие микроопе- операции представлена на фиг. 7 б. В 3-м и рации. 4-и такте (Т 2=1) формирование адресов (вЗапись в регистр 5 осуществляется ну данном случае адреса записи в память слолевымуровнем сигнала 43, Уикрооперация ва) происходит аналогично формированию записи в счетчик 7 адреса У осуществляется адресов при операции чтения словами. В высокимуровнемсигнала 43.Т,к.навыходе 3-м такте по входу 77 сигналом низкого 50 разрешения счет в данном такте низкий уровня в буферный регистр 15 записывается уровень, то никаких операций над адресом 50 слово данных процессора и через коммута- У не выполняется. Формирование на выхо- тор 14 передается на информационный вход дах 60 и 61 формирователя 8 адресаХслова 76 сдвигателя 18. При выполнении данной данных и кода выборки микросхем происхо- операции сдвигатель 18 работает в режиме дит также, как и в,режиме индикации. Сиг- параллельной записи информации, следонал 23 пуска формируется в начале 55 вательно, на выходах 79, 80 направления четвертого такта. По данному сигналу про- сдвига сформирован код 11 (нет сдвига), на исходит чтение из памяти слова видеодан- выходе 81 коммутации информационных ных по адресу Х и последующие входов 76 или 78 и единичный уровень, т.е. микрооперации записи(чтения) в/из блока коммутация входа 76. В этом же такте повходу 82 передним фронтом импульсной последовательности сигнала записи осущест- Существует возможность переэаписывляется запись информации в сдвигатель 18 вать адреса слов в вертикальном направлесвхода 76 ипередачаеевтечение 4-готакта нии и через несколько строк (что на шину 64. В первом такте происходит за- определяется самими адресами). От этого пись данных с шины 64 в блок 10, 5 зависит плавность перемещения информаСледует отметить, что как и при опера- ции. Чем последовательней перезапись, ции чтение, существует возможность изме- тем плавнее перемещение информации и нения адресов при помощи сигналов на наоборот. Очевидно, что дискретностью певходах 25 (+Х) и 26 (-Х). реэаписи адресов можно задавать скоростьРассмотрим операцию перемещения 10 перемещения информации.информации по экрану. Операция роллинга вверх (вниз) вклюДанная операция включает следующие чает следующие микрооперации,разновидности; Временная диаграмма выполнения уст 1, Роллинг вверх или вниз, ройством операции роллинга вверхвниз) 2. Роллинг влево или вправо, 15 приводится на фиг, 9. Для удобства описа. Перемещение информации в любом ния периодчастоты ТЗ разобъем на 8 тактов направлении. и формирование управляющих сигналов вПри роллинге вверх устройство работа- дальнейшем будет рассматривать относиет в общем следующим образом, тельно указанной тактовой последовательВнешнее устройство по шине 21 про ности, Сигнал 23 "пуск" приходит по началу граммирует внутренние порты блока 10 уп-го такта. Во 2-м такте появляются данные равлениянаоперацию "роллингвверх".При на шине 36, считанные с регистра 3 и в этом, сдвигатель 18 устанавливается в ре- начале 3-го такта записываются в счетчик 7 жим параллельной записи, коммутатор 14 и в формирователь 8. В 3-м такте происхооткрывается для пропускания данных с ре дит ин крементирование записанного в счетгистра 12, Процессор записывает в регистр чик 7 адреса. В 4-м такте изменные данные 5 адрес Х, по которому из памяти будет появляются на шине 30 и вновь записывасчитано слово видеоданных, причем, в мо- ются в регистр 3. В 3-м такте появляется мент времени, когда на шине 30 должен содержимое регистра 4 текущий адрес 2-й находиться адрес Х, ранее находившийся в 30 с.и.), в 4-и такте они записываются в счетчик регистре 5. Затем, аналогично записывает, инкрементируются и в 5-м такте записыся в регистр 6 адрес У, т.е, адрес, по которо- ваются в регистр 4.му записывается в блок 10 слово Т.е,обрабатывалисьмикрооперацииревидеоданных, считанное по адресу Х. Сиг- жима индикации, В 4-м такте на шине 36 нал 23 пуска формируется в момент време появляется содержимое регистра 5 (запи- ни ТЗ=О, Т 1=0. По этомусигналу происходит санный от процессора адрес Х) и в начале чтение из памяти слова по адресу, записан-го такта записываются в счетчик 7 и форномуврегистре 5 исформированномусоот- мирователь 8 и без изменений в 6-м такте ветствующим образом формирователем 8, через коммутатор 1 записывается в регистр Считанная информация через коммутатор 40. 5, А с формирователя 8 в 5-м и 6-м тактах 14 записывается всдвигатель 18, и поступа- адрес поступает на блок 10, и по нему с ет на информационный вход блока 10 и за- блока 10 происходит считывание видеоданписывается по адресу, записанному в ных, В начале 7-го такта считанные в блоке регистр 4 и сформированному соогветству данные записываются в регистр 12 и дающим образом формирователем 8. Одно лее через коммутатор 14 поступают на инвременно, с поступлением адресов Х и У на формационный вход параллельных данных формирователь 8, они же поступают по ши- сдвигателя 18, В начале 8-го такта по сигнане 36 на счетчик 7 и увеличиваются на еди- лу 82, поступившие на сдвигатель 18 данницуза каждый цикл записи. А при роллинге ные, записываются в него и передаются по вниз происходит уменьшение текущего со шине 64 на второй информационный вход держащего регистров 5 и 6, блока 10. В 5-м такте этого же периода часТаким образом, адреса слов в строке тоты ТЗ на шине 36 появляется содержимое последовательно переписываются по но- регистра 6 (записанный от процессора адвым адресам так, что знакомство переписы- рес У). В начале 6-го такта адрес записываваемого слоя смещается строго в 55 ется в счетчик 7 и без изменений через вертикальном положении на строку вверх регистр 9 и коммутатор 1 записывается в или вниз, Следовательно, дискретность регистр 6, С начала 7-го такта происходят между адресами Х и У равняется 64-м, На аналогичные операции, как и во 2-м и 3-мфиг, 8 а наглядно показана процедура рол- тактах для регистров 3 и 4, т,е. считываются лин га в ве рх или вниз. текущие адреса для индикации. В 8-м тактена аину 36 считывается содержимое регистра 6 и вначале 1-го такта следующего пе, риода ТЗ записываются в счетчик 7 и формирователь 8,Далее, содержимое счетчика 7 инкрементируется, Во 2-м такте следующего периода ТЗ на шине 22 йоявляется содержимое счетчика 7 и записывается.в регистр 6. А с формирователя 8 считанный с регистра 6 адрес У поступает на блок 10 и по этому адресу осуществляется запись в блок 10 данных, выставленных на его втором информационном входе 64,В такте следующего периода ТЗ на шину 36 считываются данные с регистра 5; В начале 2-го такта указанные данные записываются в счетчик 7, инкрементируются ив 3-м такте через коммутатор 1 записываются в регистр 5. Т.еподготовлен следующий адрес для считывания. И так далее, до момента остановз по заданному адресу Х или У от процессора; Микрооперации при роллинге вниз выполняются аналогичным образом, с той разницей, что насчетчике 7 выполнятся декремирование данных. Также следует отметить, что при роллинге вверх содержимое регистра 5 больше содержимого регистра 6 с дискретностью "64", а при роллинге вниз - наоборот.Рассмотрим, как выполняет операция роллинга влево(вправо). Временная зависимость работы устройства при выполнении данной операции приведена на фиг. 10, причем, временное распределение сигналов 43-46, 68 такое же, как на временной зависимости операции "роллингов вверз(вниз)".При роллинге вправо(влево) осуществляется последовательное считывание из блока 10 по адресу Х в каждой строке слов и перезапись их в блоке 10 по адресу У таким образом, что информация смещается по строке влево или вправо на одну дискрету. . Обычно, при сдвиге влево адрес У на едини" цу меньшем, чем адрес Х и наоборот при сдвиге вправо. Процессор записывает в регистр 5 по шине 21 через коммутатор 1 адрес . Х в момент времени, когда на шине 30 находится адрес Х, ранее находившийся в регистре 5. Затем, аналогично в регистр 6 записывается адрес У, До возникновения сигнала пуска на блок 10 поступает содержимое регистра 6, но записи в блок 10 по этому адресу не происходит. На счетчик 7 до сигнала пуска никаких операций надданными не выполняется. В начале 2-го такта периода частоты ТЗ (ТЗ-О, Т 1-0) формируется сигнал 23 "пуск". Во 2-м и 3-м тактах выполняются аналогичные микрооперации как при роллинге вверх/вниз). В 4-м такте на шину 36 считывается содержимое регистра10 15 20 25 30 комбинация "01". На входе коммутации 81 значение логической единицы, вследствие чего коммутируется последовательный вход сдвига влево 70. В начале 8-го такта по 40 переднему фронту сигнала 82 происходитсдвиг содержимого сдвигателя 18. Причем, значение младшего разряда 70 занимает место старшего разряда содержимого сдви: гателя 18, а младщий разряд содержимого 45 50 5 и поступает на счетчик 7 и формирователь 8. В начале 5-го такта адрес Х записывается в счетчик 7 и формируется соответствующим образом на выходах 60 и 61 формирователя 8. В 6-м такте адрес Х без изменений считывает из счетчика 7 и, проходя через регистр 9 и коммутатор 1, записывается опять в регистр 5. В 5-м такте на шину 36 считывается содержимое регистра 6 (адрес У) и в начале 6-го такта записывается в счетчик 7 и далее в 7-м такте без изменения через регистр 9 и коммутатор 1 записываются в регистр 6. В 5-м, 6-м, 7-м тактах индицируются считанные с блока 10 видеоданные в 3-м и 4-м тактах. В начале 7-го такта адрес Х записывается в регистр 12. Таким образом, в регистре 12 находится слово видеоданных; считанное из блока 10 в тактах 5-м и 6-м поадресу Х из регистра 5, а в сдвигатель 18 - слово видеоданных, считанное из блока 10 в 1-м и 2-м тактах по адресу У из регистра 6 до сигнала пуска и записайная в сдвигателе 18 в начале 4-го такта. В 7-м и 8-м тактах из блока 10. считывюатся данные для индикации, которые будут индицироваться в 1,2,3,4-м тактах по вышеописанной процедуре, Значение младшего разряда информационного выхода 69 регистра 12 поступает на последовательный вход 70 сдвига влево сдвигателя 18, а значение старшего разряда информационного выхода 69 регистра 12 поступает на последовательный вход 71 сдвига вправо сдвигателя 18. При сдвиге влево на управляющих входах 79 и 80(направления сдвига) кодовая сдвигателя 18 в процессе сдвига теряется. В этом же такте сдвинутые. данные поступают на блок 10. Также в 8-м такте с регистра 6 на шину 36 считывается адрес У и в начале 1-го такта записывается в счетчик 7 и формирователь 8, инкрементируется и перезаписывается в регистр 6. В 1-м такте на шину 36 с регистра 15 считывается адрес Х и аналогично наращивается и перезаписывается в регистр 5. Далее, формирователь 8 адреса с регистра 6 поступит на блок 10 и в 1-м и 2-м тактзх происходит запись содержимого сдвигателя 18 (сдвинутых данных). Далее, в 4-м такте по ходу 76 происходит занесение содержимого регистра 12 в сдвигатель 18, работающего в данном такте в режиме параллельной записи, в регистр 12 с блока 10 записываются видеоданные по адресу Х (проинкрементированному), который, в свбю очередь, опять же инкрементируется и . переписывается в регистр 5 и т,д, по циклу до останова, задаваемого процессором, Наглядное представление выполнения операции "роллинг влево (вправо) показано на фиг, 8 б.При роллинге вправо выполняются аналогичные микрооперации, с той разницей, что содержимое адреса У больше на единицу адреса Х. Значение старшего разряда выхода 69 регистра 12 запишется по последовательному входу 71 сдвига вправо на место младшего разряда содержимого сдвигэтеля 18, а счетчик 7 производит докрементирование, поступающих на него адресов. При атом, на входах направления сдвига 79 и 80 кодовая комбинация "10",Следует отметить, что устройство может перемещать информацию под любым углом, Выполнение данной операции происходит аналогично операции роллинга вверх(вниз), с той разницей, что адрес считываемого слова переписывается по адресу, расположенному не в вертикальном направлении (как при роллинге вверх (вниз, а под требуемым углом, который определяется процессором.Рассмотрим операцию "чтение бытовое", Данная операция заключается в следующем. Процессор выставляет адрес, по которому из блока 10 считывается слово, в котором находится бит данных для чтения, Причем, операция считывания указанного слова полностью повторяет операцию "чтение словами", изложенной в вышеприведенном описании. Затем, считанное слово обрабатывается процессором, т.е. находится необходимый бит данных в считанном слове,Рассмотрим операцию "запись битовая". Операция предназначена для записи в блоке.10 одного бита видеоданных. Временная зависимость данной операции приводится на фиг. 11, Запись битовая имеет две разновидности: запись от процессора и запись от интерполятора. Запись от процессора происходит следующим образом,Процессор по шине 21 заносит в регистр 5 и 6 адрес записываемой точки: в регистр 5 - адрес по координате Х, а в регистр 6 - адрес по координате У, что полностью определяет местонахокдение записываемой точки в координатной области, Причем, загрузка в регистрах 5 и 6 производится аналогично, как в операции роллинга, А временная зависимость работы15 20 25 30 40. выбранной строки и столбца матрицы блока 50 55 коммутируется . информа ци,н ный вход 78 5 10 устройства при выполнении операции "битовая запись" подчиняется временной зависимости режима модификации данных.В битовой записи по входу 57 формируется значение логической "1" вследствие чего на выходе 61 дешифратора 102 формируется код выборки микросхем, в зависимости от кода, поступающего с выхода регистра 97, по которому выбирается одна из 16-ти микросхем матрицы блока 10, При этом, выполняются следующие микрооперации, На вход 55 формирователя 8 подается значение логического "0", следовательно, инициализируются информационные входы 47, 48 и формирование адреса записи происходит по цепочке; коммутатор 100 - коммутатор 101 - регистр 97 - выход 60, а формирование кЬда выбора микросхемы матрицы блока 10 по цепочке: регистр 98-дешифратор 102 - выход 62, В 3-м такте периода частоты Т 2 в блок 10 записывается адрес Х, сопровождающийся кодом сигнала ВАЯ по выходу 61, Следовательно, на коммутаторе 100 коммутируется его второй информационный вход (4 - 9-е разряды адреса Х и 0-1-й разряды адреса У), содержимое которого передается по цепочке: коммутатор 100-коммутатор 101-регистр 97-выход 60 нэ выход 60. По сигналу РАЯ выбирается строка матрицы блока 10 м содержимое выхода 60 заносится во внутренние регистры выбранных в строке микросхем, Затем, на выходе 60 формируется содержимое первого информационного входа коммутатора 100 (2-9-е разряды адреса У), По коду сигнала САЯ выбираются строки в матрице блока 10 и во внутренние регистры микросхем по строке запишется вновь сформированное содержимое на выходе 60, На перекрестье 10 находится та микросхема блока 10, в которую запишется адрес бита, т.к. нэ ней произойдет совпадение в нулевое состояние сигналов РАЯ и САЯ, а именно, один из 4-х разрядов сигналов РА и орин из 4-х разрядов САЗ в 8-ми разрядном коде выборок примут нулевое состояние,Очевидно, что в вышеописанных режимах по входу 57 формируется значение логического "0", вследствие чего все сигналы ЛАЯ и САЯ принимают нулевое значение и выбираются все микросхемы блока 10, По входу 81 выставляется значение логического "0", вследствие чего на сдвигателе 18 битовых данных, Записанный процессором бит видеоданных по шине 21 во внутренний регистр блока 19, считывается на вход 78 сдвигателя 18 и появляется на всех разрядах шины 64 и поступают на второй инфор