Преобразователь последовательногокода b параллельный

ОП ИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советских Социалистических Республик(51) М. Кп. 6 06 Г 5/04 с присоединением заявки Мо Государственный комитет СССР яо делам изобретений,и открытий(54) ПРЕОБРАЗОВАТЕЛЬ ПОСЛЕДОВАТЕЛЬНОГО КОДА В ПАРАЛЛЕЛЬНЫЙ Изобретение относится к импульсной технике и может быть использовано в устройствах вычислительной и измерительной техники.По основному авт. св. Р 628485 известен преобразователь последовательного кода в параллельный, содержащий элементы И, первые и вторые управляющие входы которых соединены соответственно непосредственно и через дополнительные элементы задержки с выходами распределителя импульсов, а выходы - с единичными входами статических триггеров, нулевые входы которых подключены к шине Сброс, информационный вход преобразователя сое динен со входом элемента задержки 11) .Недостатком данного преобразователя является недостаточная достонерность преобразования, обусловленная возможностью записи ложной информации в статические триггеры устройства. Ложная информация может з аписываться вследствиенозмокного перекрывания но времени сигналов, действующих на двух управляющих входах й-го элемента И с (й)-м задержанным информационным импульсом, поступающим на объединенные входы всех элементов И. Целью изобретения является повышение точности преобразования,Поставленная цель достигаетсятем, что в преобразователь последовательного кода в параллельный, поавт. свид. Р 628485, введен дополнительный элемент И, первый и второйвходы которого подключены соответственно непосредственно.и через элемент задержки к информационному входу преобразователя, а выход - к объединенным входам всех элементов И.На чертеже принедена блок-схемапредлагаемого преобразователя.ПреобразователЬ последовательногокода в параллельный содержит элемент1 задержки, элементы И 2, распределитель 3 импульсов, элементы 4 задеркки статические триггеры 5, до полнительный элемент И б, информационный вход 7, шину Сброс 8. Информационный вход 7 соединен с первым входом дополнительной схемы непосредственно, а со вторым входом - через 25 эл ;ент 1 З.держки, В х,д до, , т, ьного элемента И 6 соединен с объединенными входами элементов И 2. Первые управлякщие входы элементов И 2;непосредственно, а вторые управляю щие входы через элемент задержки 4822175 Формула изобретения Составитель Н.Шелобанотор А.Наурсков Техред Ж.Кастелевич Коррек ошко одпис ное каз 1857/74 Тираж 745ВНИИПИ Государственного копо делам изобретений и113035, Москва, Ж, Рауш тета СССРкрытийая наб., д. 4 ал ППП "Патент", г, Ужгород, ул. Проектн осоединены с выходами распределителя 3. Выходы элементов И 2 соединены с единичными входами триггеров 5, нулевые входы которых подсоединены к шине Сброс 8.Преобразователь последовательногО дода в параллельный работает следующим образом.В исходном состоянии статические триггеры 5 находятся в нулевом состоянии псх"ле сброса, пришедшего по шине 8, Информационные импульсы поступают на первый вход дополнительного элемента И б непосредственно, а на второй вход - через элемент 1 задержки, Выходные импульсы элемента И 6 поступают на объединенные входы элементов И 2. На первые управляющие входы И 2 импульсы поступают непосредственно, а на вторые управляющие входы через элементы задержки 4. На входы элемента И 2 сигналы поступают в следующей последовательности: первым приходит синхроимпульс с распределителя 3 на первый управляющий вход, затем.на второй управляющий вход поступает синхроимпульс, прошедший через элемент 4 задержки, и последним на вход элемента И 2 поступает информационный сигнал с элемента И б, прошедший по шине 7 и задержанный в элементе 1 задержки. В результате на выходе элементов И 2 появляется сигнал длительностью, соответствующей времени совпадения трех сигналов. Сигналы с выходов элементов 1 И 2 поступают на единичные входы триггеров 5. Информационные импульсы проходят одновременно с синхроимпульса" ми на соответствующие триггеры в состояние "1", оставшиеся триггеры остаются в прежнем (нулевом) состоянии.Предлагаемый преобразователь позволяет повысить достоверность преобразования за счет исключения возможности записи ложной информации в ста-.тические триггеры. Это достигается тем, что задний фронт информационного импульса на выходе дополнительного элемента И 6 совпадает с задним фронтом информационного импульса на входе устройства.15 Преобразователь последовательного 30 кода в параллельный, по авт. свид.Р 628485, о т л и ч а ю щ и й с я тем, что, с целью повышения точности преобразования, в него введен дополнительный элемент И, первый и второй входы которого подключены соответственно и непосредственно через элемент задержки к информационному входу преобразователя, а выход - к объединенным входам всех элементов И. Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССРР 628485, кл. 6 Об Г 5/04, 1976.