Интегральный таймер
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Текст
ОП ИСАЙ ИЕИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ 11819935 Союз СоветскикСоциалистическихРвслубликОпубликовано 07.04.81. Бюллетень13Дата опубликования описания 17.04,81 во делам изобретений и открытий"Щт,Смоленский филиал Московского ордена .Ленина энергетического. института(54) ИНТЕГРАЛЬНЫЙ ТАЙМЕР Изобретение относится к импульсной технике и может использоваться для создания высокостабильных интервалов, построения генераторов и формирователей импульсов.Известен таймер, содержащий два компаратора, пороговые напряжения которых задаются реверсивным делителем 1,Выходы компараторов подключены к триггеру, работающему в режиме раздельного запуска, триггер управляет формиро-. вателем импульсов и разрядным транзистором. 1 ОНедостатком таймера является его сложность: триггер, выходной каскад. Это приводит к уменьшению быстродействия устройства. Кроме этого, необходима предварительная установка состояния триггера.Целью изобретения является упрошение схемы таймера и повышение его быстродействия.Достигается это тем, что в интегральный таймер, содержащий два компаратора, одни из входов которых подключены к соответствующим выходам резистивного делителя, а вторые входы - к входным клеммам, раз- рядный транзистор, введены резистор и два ТТЛ-вентиля, вход первого из них подключен к объединенному выходу компараторов, выход этого ТТЛ-вентиля подключен к стробирующему входу одного из компараторов и входу другого ТТЛ-вентиля,. выход которого подключен к стробирующему входу второго компаратора и через резистор к входу разрядного транзистора.На фиг. 1 представлена функциональная схема интегрального таймера; на фиг. 2 - . проходная характеристика устройства 11 щр = 1(Цвх)Устроиство содержит делитель, состояший из резисторов 1 - 3, входы 4 - 7 компараторов, компараторы 8 и 9, стробируемые входы 1 О - 11 компараторов, выход 12 компаратора, разрядный транзистор 15, резистор 16, ТТЛ-вентили 17 и 18.Рассмотрим работу таймера, предполагая, что на оба входа 5 и 6 сдвоенного компаратора подан сигнал 11 вк . При изменении 11 н от 0 до некоторого порогового напряжения 3 па компаратора 8, поданного на вход 4, выходной сигнал вентиля 18 равен напряжению логического 0. Это напряжение является запрещающим работу компаратора 9. На стробирующем входе 10 напряжение логической 1.89935 Формула изобретения ых 14 Фиг ЬхЮЯ Составитель И. Радькоехред А. Бойкас Ккраж 988 П Редактор Е. ГончарЗаказ 1117/34ВНИИ ПИ Госудпо делам н113035, Москва,филиал ППП Патен рректор С. ЩомодпнсноеР С тнйарственного комитет зобретеннн н оч кр Ж - 35, Раушская н т, г. Ужгород, ул. д. 4/ ПроектнаПороговые напряжения 1.1 п 1 на входе 4 и 1.1 пг на входе 7 определяются выраже- нием 11 п 1 = 1.1 ем ,+ - -щ.1йвгде Й 1 -величина резистора 1; 5Йа -величина резистора 2;Йз -величина резистора 3.Если .Бвк)11 да, на выходе 12 появляется напряжение логической 1, то на стробирующем входе 11 компаратора 9 появляется разрешающий сигнал. Этим сигналом будет включаться транзистор 15. При уменьшении входного напряжения 11 вк на выходе 12 появится напряжение логического 0 кода 13 (Б и схема вернется в исходное состояние. 15Проходная характеристика схемы, приведенная на фиг. 2, имеет вид гистерезисной петли. Это говорит о возможности применения устройства в качестве триггера Шмидта и триггера с разделительным запуском.го Предлагаемый таймер является многофункциональным устройством и может применяться при построении. самых различных импульсных устройств - ждущих и авто 4колебательных мультивибраторов, триггеров, пороговых устройств и т. д. Интегральный таймер, содержащий два компаратора, одни из входов которых подключены к соответствующим выходам резистивного делителя, а вторые входы к входным клеммам, разрядный транзистор, отличающийся тем, что, с целью упрощения и повышения быстродействия, в него. введены резистор и два ТТЛ-вентиля, вход первого из них подключен к объединенному выходу компараторов, выход этого ТТЛ-вентиля подключен к стробирующему входу одного из компараторов и входу другого ТТЛ-вентиля, выход которого подключен к стробирующему входу второго компаратора и через резистор к входу разрядного транзистора.Источники информации,принятые во внимание при экспертизе 1. Генерирование прямоугольных напряжений при помощи интегрального таймераЭлектротехника, США, т. 46, с. 67, 1973.
СмотретьЗаявка
2771591, 28.05.1979
СМОЛЕНСКИЙ ФИЛИАЛ МОСКОВСКОГО ОРДЕНАЛЕНИНА ЭНЕРГЕТИЧЕСКОГО ИНСТИТУТА
ДЬЯКОНОВ ВЛАДИМИР ПАВЛОВИЧ, РЕМНЕВ АНАТОЛИЙ МИХАЙЛОВИЧ
МПК / Метки
МПК: H03K 3/28
Метки: интегральный, таймер
Опубликовано: 07.04.1981
Код ссылки
<a href="https://patents.su/2-819935-integralnyjj-tajjmer.html" target="_blank" rel="follow" title="База патентов СССР">Интегральный таймер</a>
Предыдущий патент: Ждущий мультивибратор
Следующий патент: Генератор импульсов
Случайный патент: Устройство для резки деталей ци-линдрической формы