Делитель частоты на три

О П И 6-А- Н-й 4. ИЗОБРЕТЕНИЯ Союз Сфветскик Социалистических республик(61) Дополнительное к авт, свмд-ву Н Оз К 23/Оа с присоединением заявки М(23) Приоритет Госуааретееиый комитет СССР во аман зобретей в открытий(53) УДК 621. . 374.44 (088.8) Дата опубликования описания 30,1180(54) ДЕЛИТЕЛЬ ЧАСТОИ 3 НА ТРИ Изобретение относится к импульснойтехнике и может быть использованопри построении генераторов тактовогопитания приборов с зарядовойсвязью,Известен делитель частоты на три,содержащий в каждом разряде триггер,прямой выход которого подключен кпервому входу логического элемента,а также инвертор, вход которого под 1ключен к входной шине Щ,Однако данный делитель обладаетневьк:окой надежностью.Целью изобретения является повыше зние надежности работы,На чертеже представлена структурная электрическая схема делителя час"тоти на три.Делитель частоты на трн содержиттри триггера 1-3, входы синхронизациикоторых подключены к входной шине 4,логические элементы И"НЕ 5"7 и инвертор 8 , вход которого подключен квходной шине 4, Первые входы логи"ческих элементов И-НЕ 5-7 подключены к выходу инвертора 8. Второй входлогического элемента И"НЕ 5 подключенк прямому выходу триггера 1, являющемуся выходной шиной 9. Выход ло"гическ го элемента И-НЕ 5 подключенк инверсному входу триггера 3Вто"рой вход логического элемента И-НЕ6 подключен к прямому выходу триг-гера 2, являющемуся выходной шиной10, Выход логического элемента И-НЕб подключен к инверсному входу триггера 1. Второй вход логического элемента И"НЕ 7 подключен к прямому выходу триггера 3, являющемуся выходнойшиной 11, В,псод логического элементаИ"НЕ 7 подключен к инверсному входутриггера 2,Делитель частоты на три работаетследующим образом,Для этого в делителе частоты иа три, содержащем в каждом разряде триггер, прямой выход которого под- Я ключен к первому входу логического элемента, а также инвертор, вход которого подключен к входной шине, входи синхронизации триггеров подключены к входной шине, вторые входы ло- И гнческих элементов подключены к выходу инвертора; а выход каждогологического элемента соединен с инверсным входом триггера предыдущего разряда, ЗО784004 формула изобретения Составитель В, Черньзаеведактор Н. Суханова Техред Я, Вабурка Корректор О. Билак аказ 8570 62Тираж 995 ВНИИПИ ГосударСтенногб по делам изобретений и 113035, Москва, Ж, РауШскПодписноеомитета СССРоткрытийя наб., д. 4/5 илиал ППП "Патент, г. Ужгород, ул. Проектная,Пусть до подачи тактовых импульсов делитель находился в состоянии 001. Тогда на выходах логическихэлементов И-НЕ 5 и б действует уро- вень логической "1", а на выходе"логического элемента И-НЕ 7 - уровень логического "0", удерживающий триггер в состоянии О. = О. При "приходе первого тактового импульса триггер 1 через некоторое время, определяемое задержкой переключения, переходит в, состояние 0 = 1, так как на его ф прямом и йнверсном входах действуют уровни логической "1". За это жевремя на выходе логического элемента И-НЕ 7 Формируется уровень логической "1", подготавливающий триггер 1 2 кпереключению, Во время действия тактового импульса делитель находит-.ся в состоянии 101, По окончании тактового импульса на выходе логическоГо элемента И-НЕ 5 вырабатывает О ся"уровень логического "0", устанав;ливающий триггер 3 в состояние 0О.,По окончании тактового импульса делитель находится в состоянии 100, АнаЛогйчно прй йоСтуйлейиИ Йтороготактового импульса делитель находится .в состоянии 110, а по окончании егов состоянии 010, йрипоступленййтретьего тактового ймпульса делителвнаходится в состоянии 011, а по окончании его - в состоянии 001 (исходное состояййе),Таким образом, длительность перекрытия выходных импульсов делителяравна длительности тактового импуль-,са плюс задержка переключения триггера по установочному входу. Делитель частоты на три, содерЖащий в каждом разряде триггер, прямой выход которого подключен к первому входу логического элемента а также инвертор, вход которого подключенк входной шиве, о тл и ч а ю щ и йс я тем, что, с целью повышенйя надежности работы, входы синхронизации триггеров подключены к входнойшине, вторые входы логических элементов подключены к выходу инвертора,а выход каждого логического элемента соединен с ийверсным входом триггера предыдущего разряда.Источники инФормациипринятые во внимание при экспертизе.1, Авторское свидетельство СССРР 281001, кл. 6 06 Г 3/12, 19 б 9.