Дешифратор

(3) М. Ка Н 03 К 13/243 б 06 У 5/02 Государетвеипиа коиитет СССР яо лелаи нзобретенкй ю открытнй(088,8) Опубликовано 1503,79, Бюллетень И 10 Дата Опбликования Описания 150379 Б.Е.Гласко и А,К.Култыгин(54) ДЕШИФРАТОР Изобретение относится к области автоматики и вычислительной техники и предназначено для использования в запоминающих устройствах.Известны дешифраторы, в которых связи между входными и выходными шинами дешифраторной матрицы осуществляются при помощи диодов 1, К недостаткам этих дешифраторов относится низкая надежность.3 ОНаиболее близким техническим решением к изобретению являетсядешифратор, содержащий построенную в соответствии с ортогональной матрицей Адамара дешифраторную матоицу, ф ,к каждомустолбцу которой подключены две одноименные входные шины, а к каждой строке - две одноименные выходные шины, соединенные с соответствующей нагрузкой, а также резисто- фф ры 21. Недостатком их также является низкая надежность.Цель изобретения - повышение надежности дешифратора.Укаэанная цель достигается тем, ф что в дешифраторе, содержащем построенную в соответствии с ортогональной матрицей Адамара дешифраторную матрицу, к каждому столбцу которой подключены две одноименные 8 О входные шины, а к каждой строке - две одноименные выходные шины, соединенныес соответствующей нагрузкой, а также резисторы, в каждом узле дешифраторной матрицы столбец соединеч со строкой при помощи двух резисторов, причем связь одного знака в узле дешифраторной матрицы осуществлена включением первого резистора между первой входной шиной столбца и первой выходной шиной строки и второго резистора между второй входной шиной столбца и второй выходной шиной строки, а связь другого знака - включением первого резистора между второй входной шиной столбца и первой выходной шиной строки и второго резистора между первой входной шиной столбца и второй выходной шиной строки.Принципиальная схема дешифратора представлена на чертеже и содержит дешифраторную матрицу 1, построенную в соответствии с ортогональной матрицей Адамара, к каждому столбцукоторой подключены две одноименные входные шины: 2-1, 2-2, 3-1, 3-2, 4-1, 4-2, 5-1, 5-2, а к каждой строке - две одноименные выходные шины - 61 62 ф 71 т 72 с 81 с 82 ю 9"1 ф652706 4 Формула изобретения 1077/54 дписное За1059 9-2, соециненнье с соответствующейнагрузкой - 10,11,12,13, В дешифраторвключены также резисторы 14-45, при-чем связь Одного знака в узле де -шифраторной матрицы 1 осуществляетсявключением резистора, например 14,между входной шиной 2-1 и выходной 5шиной 6-1 и резистора 15 между входной шиной 2-2 и выхоцной шиной 6-2,а сВязь друГОГО знака - Включениемрезистора, например 24 между входнойшиной 3-2 и выходной шиной 7-1 и резистора 25 между входной шиной 3-1 ивыходной шиной 7-2,Функционирование дешифратора осуществляется следующим образом.При выборе нагрузки 10 сигналы по ложительной (отрицательной) полярности подаются на входные шины 2-1, 3-1,4-1 и 5-1, а нулевой потенциал - навходные шины 2-2, 3-2, 4-2, 5-2. Вэтом случае токи протекают черезрезистОры 14 а 1618,20 к суммируютсЯ Бнагрузке 10 и через резисторы 15, 17,19, 21 стекают к выходным шинам 2-2,3-2 4-2, и 5-2. Токи в остальныхнагрузках равны нулю. Например, длянагрузки 11 имеем: резисторы 22 2425и 26, 28 образуют делитель напряжения, определяющий потенциал, наодном зажиме нагрузки 11; резисторы23,25 и 27,29 образуют делитель напряжения Определяющий потенциална Втором зажиме наГрузки 11;пОскольку потенциалы на Всех ВхОдных шинах ОдинакОвы и Все резистОрыймеют одинаковое сопротивление, топотенциалы на ОбОих зажимах наГрузки 11 одинаковы и ток через него непротекает. При выборе нагрузки 11сигналы .положительной, отрицательной) полярности подаются на входныешины 2-1, 3-2; 4-1 и 5-2, а нулевой -40 потенциал - на входные шины 2-2, 3-1, 4-2, 5-1. Дальнейшее Функционирование дешифратора осуществляется аналогично. Дешифратор, содержащий построенную в соответствии с ортогональной матрицей Ацамара дешифраторную матрицу, к каждому столбцу которой подключены две одноименные входные шины, а к кажцой строке - две одноименные выходные шины соединенные с соответствующей .нагрузкой, а также резисторы, о т л и ч а ю щ и й с я тем что, с целью повышения,надежности, в каждом узле дешифраторной матрицы столбец в оединен со строкой при помощи двух резисторов, причем связь одного знака в узле дешифраторной матрицы осуществлена включением первого резистора между первой входной шиной столбца и первой выходной шиной строки и второго резистора между второй входной шиной столбца и второй выходной шиной строки, а связь другого знака включением первого резистора между второй входной шиной столбца и первой выходной шиной строки и второго резистора между первой входной шиной столбца и второй выходной шиной строки.Источники информации, принятые во внимание при экспертизе1, Самофалов К.Г. и др., Электронные цифровые вычислительные машины, Киев, Иэд. Выща школа, 1976, с.154. рис.87.2. Содьйаяь 1 пе, я 1 оси 3-ЗЬог 1 ЛЦ ИаФг 1 х "фас)1, ф) 13,у 3 Ьг 19% Р 204 илиал ППППатент-,