Устройство для считывания информации из блоков памяти

(51) М. Кл об 11 С 7/ рисоединением заяв арственныи комите 3) Приорнте СССР о делам изобретений открытийюллете ния 72) Авторы изобретени офалов, А. М. СелигейкийКрасного Знамених и управляющих м уравскии, К. Г, Сав Д. С, Тростяне дена Трудового вычислительны 71) Заявитсль Киевскии ор лектронных завод ашин 54) УСТРОЙ ДЛЯ СЧИТЫВАНИОКОВ ПАМЯТИ РМАЦИИ И оздеиствие выход- считывания на вход ется сравустройповышение ставленная устройстве блоков паа числа соих транзиустроист. амма ос- показана ающие ловыми трансру перо тран со- триггеком пи- стробиь соот. нсба 1Изобретение относится к автоматике и вычислительной технике и может быть использовано в постоянных запоминающих устройствах.Одно из известных запоминающих уст ройств трансформаторного типа 11 содержит запоминающие трансформаторы, выходные обмотки которых подключены к входам усилителей воспроизведения, а выходы усилителей считывания соединены с 10 регистром числа, Устройство содержит также элементы совпадения и токозадающие элементы по числу разрядов, токозадающие элементы соединены с входами усилителей воспроизведения, Такое вклю чение токозадающих элементов повышает быстродействие устройства, однако это сопровождается усложнением схемы и увеличением количества оборудования. Наиболее близким к изобретению является устройство, содержащее прошитые числовыми проводами запоминающие трансформаторы, обмотки считывания которых подключены к коллекторам первых и к базам вторых транзисторов усилителей считывания, коллекторыкот;ых соединены совхо- дами триггеров регистра числа. Первые транзисторы выполняют роль ключей: при открывании этих транзисторов входы вто- рых каскадов усилителей шунтируются, 30 при этом блокируется вного сигнала в обмоткевторого каскада 2,Недостатком устройства явлнительно малое быстродействиева,Целью изобретения являетсябыстродействия устройства. Поцель достигается тем, что вдля считывания информации измяти выходы триггеров регистрединены с базами соответствующсторов усилителей считывания.На фиг, 1 представлена схемва; на фиг. 2 - временная днаионных сигналов (пунктиромформа сигналов в прототипе). Устройство содержит запомин трансформаторы 1, прошитые чис проводами 2, Обмотка считывания 3 форматора 1 подключена к коллекто вого транзистора 4 и к базе второг .зистора 5. Коллектор транзистора единен с информационным входом ра 6 и через резистор 7 - с источни тания + Е. Шины 8 и 9 - шины рования и установки триггера в нул ветственно. Выход триггера соедине зой транзистора 4..г ьева тавитель Л, А Техред С, Реда кто орректор 3. Тарасов ипенко аказ 1049/8 Изд.139 Тираж 580 Подписно НПО Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д, 4/5ография, по. Сапунова,3Устройство рчботает следующим образом.Сигнал 10 по шине 9 устанавливаеттриггер 6 в нулевое состояние, сигнал 11 на единичном выходе триггера 6 своим низким уровнем запирает транзистор 4, При возбуждении числового провода 2 импульсом тока 12 на базе транзистора 5 индуцируется сигнал 13, соответствующий коду единица. Если возбужденный числовой провод не прошивает запоминающий трансформатор 1, сигнал 13 отсутствует. Под действием сигнала 13 открывается транзистор 5, и сигнал 14 на его коллекторе совместно со стробирующим сигналом 15, поступающим по шине 8, переводит триггер 6 в единичное состояние, высокий уровень на единичном выходе триггера 6 (сиг ал 11) открывает транзистор 4, который шунтирует базу транзистора 5. Транзистор 5 начинает закрываться в момент времени 1, т. е. ранее момента 1, (момент времени 1 а - начало закрывания транзистора 5 в прототипе). Транзистор 5 закрывается, и устройство готово к выполнению следующего такта работы. Предложенное устройство по сравнению с известными имеет более высокое быстродействие, обусловленное более ранним закрьгванием транзисторов 5 усилителей считывания.Усилители считывания автоматическизакрываются во всех разрядах устройства 5 с учетом разбросов параметров в элементах каждого из разрядов. Формула изобретенияУстройство для считывания информации10 из блоков памяти, содержащее прошитыечисловыми проводами запоминающие трансформаторы, обмотки считывания которыхподключены к коллекторам первых и к базам вторых транзисторов усилителей счи 15 тывания, коллекторы которых соединенысо входами триггеров регистра числа, отличающеесяя тем, что, с целью повышения быстродействия устройства, в нем выходы триггеров регистра числа соединены20 с базами соответствующих транзисторовусилителей считывания.Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССР25466553, кл. б 11 С 17/00, 04,01.74,2. Шигин А. Г. и Дерюгин А. А, Цифровые вычислительные машины. М., Энергия, 1975, с. 294 в 2, рис. 10 - 24,