Цифровая система для обработки данных

О П И С А Н И Е613327ИЗОБР ЕТЕ Н И ЯСоюз Советских Социалистических Республик(43) Опубликовано 30,06 ннстров СС изобретенн Совета М по делам 681.325 088,8) 53 бюллетень о 2 н открыт нця описания .6.36.(45 та опублпко 2) Авторы изобретения А. Лапшин, О, Б. Макаревич и В. Г. Шми Таганрогский радиотехнический инстит им. В. Д. Калмыкова(7 явител ТЕМА ДЛЯ ОБРАБОТКИ ДАННЫХ Изооретен" технике и мок строения нара стем большой Известна ц данных 11. Однако да достаточно пр для решения се относится к вычислит сет быть использовано д щиваемых вычислительных сипроизводительности.ифровая система для обработки ельиои ля понная система не обеспечивает остого расширения структуры ложных залач. 5 акоп вычислительнон с том, что при нгращнв ается ее быстродействие так 3 Наиболее близким к изобретению техническим решением является параллельный цифровой дифференциальный анализатор с произвольными промежуточными соединениями, содержащий а процессоров, входами соедн пенных с соответствующими выходами блока оперативной памяти, а выходами - с входами группы п последовательно-параллельных регистров, первую групгту п элементов И, выходами подключенных к ."оответствующнм 2 входам блока оперативной па м чти, а блоков запоминания адресов связи первого уровня, выходами соединенных с первыми входамп л элементов И первой группы, группу и элементов ИЛИ на т входов, выходами подключен ных к вторым входам п элементов И первой21.Недостаток т т туры состоит в а структуры сниж как увеличивается время обмена ннформаццен между вычнслнтельнымн автоматами,Цель изобретения - увеличение быстродействия системы.Г 1 оставленная цель достигается тем, что система дополнительно содержит пг групп по л элементов И, выходамп соединенных с соответствующими входами гг элементов ИЛИ группы, т блоков запоминания адресов связи второго уровня, и выходов каждого блока загомпнання адресов связи второго уровня подключены к первым входам элементов И одной из пг групп элементов И, вторые входы элементов И каждой из пг групп элементов И соединены между собой, коммутатор, входамн соединенный с соответствующими выходами группы и послеловательно-параллельных регистров, а выходамн - с вторыми вхоламн л элементов И каждой пз пг групп.На чертеже представлена структурная схема системы. Оча содержит процессоры 1 - 7, блок 2 оперативной памяти, группу и последовательно-параллельных регистров д, - 8, первуго группу и элементов И 4, 4, гг блоков 5, - ,5 запоминания адресов связи первого уровня, группу и элементов ИЛИ б, - б, вторую группу элементов И 7, - 7, пг блоков 8, - 8, запоминания адресов связи второго уровня,т-ю группу элементов И 9, - 9 коммутатор 10.Процессоры 1 фоомируют по входным сло. вам и вложенному алгоритму соответствующие выходные слова. Группа регистров З,преобразует гараллельную последовательность выходных слов всех процессоров во временную последовательность и передает ее на входы соответствующих элементов И 7 и 9. Для того, чтобы обеспечить гибкую связь выхо-ов регистров 3 с входами элементов И 7 н 9 в зависимости от порядкового номера (1, 2, , т) введен коммутатор 10. Элементы И 7 и 9 выделяют пространственную составляющучо адреса связи под управлением блоков В, Элементы ИЛИ б объединяют одноименные выходы элементов И 7 и 9 и,передают информацию на элементы И 4, выделяющие временную составляющую адреса связи. В блоки б заносится и затем хранится адрес процессора, с выхода которого необходигмо принять информацию. По этому адресу происходит отпирание элементов И 4 в тот момент времени, когда на выходе регистров 3 появляется выходное слово с этого процессора, рн.;-.та.-. информация записывается в соответствующий разряд блошка 2 оперативной,памяти и хранится там до момента окончания обмена информацией.Цель коммутации заключается в передаче информации с выходов на входы процессоров в соответствии с граф-схемой задачи.Рассмотримкак осуществляется;коммутация в данной системе.Массив выходных слов всех процессоров, представляющий собой параллельную последовательность, преобразуется в регистрах во временную последовательность слов. При этом выходное слово г-го процессора появляется на выходе регистров в г-й момент времени и через коммутатор 10 попадает на входы соответствующих элементов И 7 и 9,Данная система обладает большим быстродействием и обеспечивает возможность построения вычислительных систем обработкп данных, оптимальных по производительности, стоимости, габаритам и весу.5 Формула пзооретенпяЦифровая система для обработки данных,содержащая и процессоров, входами соединенных с соответствующими выходами блока 1 О оперативной памяти, а выходами - с входами группы и последовательно;параллельных регистровпервую группу и элементов И, выходами соединенных с соответствующими входами блока оперативной памяти, и блоков запоминания адресов связи первого уровня, вь.- ходами соединенных с первыми входамп и элементов И первой группыгруппу и элементов ИЛИ на иг входов, выходами соединенных с вторыми цходами а элементов К первой группы, отличающаяся тем, что, с целью увеличения быстродействия, она дополнительно содержит т гру 1 пп по и элементов И, выходаьги соединенных с соответствующими входами и элементов ИЛИ, группы п бло ков запоминания адресов связи второго уровня, гг выходов каждого блока запоминания адресов связи второго уровня, соединены с первыми входами элементов И одной из т групп элементов И, вторые входы элементов И каж дой из т групп элементов И соединены междусобойкоммутатор, входами соединенный с соответствующими выходами группы и последовательно-параллельных регистров, а выходами - с вторыми входами и элементов И 35 каждой из т групп.Источники информации, принятые во внимание,при эвпвртпзе:1. Даторакое свидетельство СССР 40503245, 6 06 Р 15(16, 1976.2, Рага 11 е 1 РщИа 1 ВЛегеп 11 а 1 Ара 1 угепМЙ ЛгЬКгагу ЬЬэгеб 1 п 1 егсоппесйснц БЕЕТгапвас 1 юпз оп Содрц 1 егв.