Фазо-импульсное устройство для программного управления

Союз Советски СоциалистицескРеспублик И ПИС ОБРЕ- й1) 612208 ЕН ИЯ ВИДЕТЕЛЬСТВ К АВТОРСКО/18 рисоединением заявкиГосударственный комитет Совета Министров СССР по делам изобретений и открытий23) Приоритет Опубликовано 25,06.78.Бюл Дата опубликования описан 621,503,5(5 АЗО-ИМПУЛЬСНОЕ ДЛЯ ПРОГРАММНО Изобрназначенолового прлорежущими. тение относится к автоматике и преддля использования в системах чисограммного управления (ЧПУ) метал ыи станками и другими механизмаИзвестны фазо-импульсные устройствапрограммного управления, содержащие последовательно соединенные синхронизатор, схему сложения-вычитания, основной делитель, триггер-дискриминатор и датчик обратной связи фазо-импульсного типа 1 р. 2.Однако при включении системы возникает рассогласование между состоянием основного делителя и датчиком обратной связи. Это рассогласование отрабатывается приводом с максимальным ускорением, что приводит к смеще нию рабочих органов тех позиций, которые они занимали и к толчкам в узлах управляемых механизмов.Наиболее близким по техническому решению к предлагаемому является фазо-импульсное устройство для программного управления, содержащее последовательно соединенные синхронизатор, алгебраический сумматор, делитель частоты, блок совпадения и логический блок, выход блока совпадения подключен к первому входу первого триггера, второй вход 2 Ь которого и один из входов логического блока соединены с управляющим входом устройства, выход делителя частоты подключен к первому входу второго триггера, второй вход которого соединен с выходом датчика обратной связи 3 .Недостатком этого устройства является слабая помехоустойчивость вследствие непосредственного сложения высокочастотного сигнала с выхода логического блока с низкочастотным сигналом управления, поступающим на входы синхронизатора, а также малая надежность работы, обусловленная тем, что фаза сигнала датчика обратной связи меняется плавно и может принимать любые значения в пределах О - 360 в зависимости от положения рабочих органов, а фаза делителя частоты дискретно, Поэтому совпадение по времени сигналов датчика обратной связи и делителя на блоке совпадения возможно только в частном случае,Цель изобретения - повышение помехоустойчивости и .мадежнасти устройства.Поставленная цель достигается тем, что в устройство введены генератор импульсов, фазосдвигающий блок и формирователь длительности импульсов, вход и выход которого подключены к выходу датчика обратной связи и:, у с ЪъЪ 612208 форлсула изобретения 3 г л ),)З)94Гич)ж )ОЗЗ о.ос), )Ил /У,к горо, ),)рк) )с)Г, Ч с Входу блока совпадения соответственно, выход ГперТг)ра импульсов соединен с входами дат- к Об)тнои свЯзи, алГебраического сУ)ъаг.1;: фазосдвигаоИегг) олока, другой вход к)то)Огг) подключен к выходу делителя частог.;, а гыход через логический блок -- к ьцюму нг ходов алгебраического сумматора.1 чертеже по Зана фукциональная схе - ма устройства.Устройство содерскит последовательно соеццеццыс синхронизатор 1, алгебраический сум-, мтор 2, елитель частоты 3, фазосдвигаюший бл)к 4, генератор импульсов 5, датчик обратной связи Б, вход которого подключен к выходу генератора 5, второй тр Гер 7, формирователь длительности импульсов 8, блок совпадения 9, ,Огический б)лок 10, первый триггер 11. 12 - 5 управляющий вход устройства.Устройство работает следующим образом.При включении устройства, если имеется расл)гласованис фаз делителя 3 и датчика 6, с управлякиго входа 12 открывается лоччекий блок 10, а триггер 11 перебрасывается так,20 что зцрецает включенс привода (1 чертеже не показан). Импульсы переполнения делителя 3 через фазосдвигаюший блок 4 и логичес- Й блок 10 поступают на первый вход сумма:)р 2, ца второй вход которого подаются сиг:,лы с гш ратора 5 и сдв 1 гают фазу делитея на одну дискрету цри каждом переполне цФзос;ан; дОЦ 1": Олок 4 слУжит ДлЯ сдВиГ 1 р )ре)сц: выходных импульсов" делителя 3, потугГОИХ На ВХОД ЛОГИЧЕСКОГО бЛОКа 10 г 1 к, )тооь Они попали между импульсами Ге Игртора 5. Сдвиг фазы продолжается до тех по), пока сигнал выхода делителя 3, поступающий на первый вход блока совпадения 9, е совпатает цо времени с выходным импульс.)м датчика Б, поступающим на второй вход блока совпадения 9 через формирователь 8, который формирует сигнал датчика 6 по времени так, чтобы его длительность ста,а больше цли равна .Нскретпости делителя 3, что необходихо д,я создания зоны запрета логическо го блок 1.0. Г 1 рц этом ца -выходе блока созпаения 9 появляется импульс, который запирает логический блок 1 О и перебрасывает триггер 11 к, п О тн дает разрешение ца включение привода. 11 выходх триггера 7 (дгискриинаора) устанагливаются сигналы, соответствуюпие согласованному положению делителя 3 с датчиком 6. Выход логического блока 10 подключен к входу сумматора 2 для повышения помехоустойчивости систем ы.Предла) аемая система ЧПУ позволяет уменьшить трудоемкость подготовки управляощих программ, так как отпадает необходимость расчета останова рабочих оргнов станка в позициях, кратных шагу датчика обратной связи, т. с. появляется возможность подавать команду Технологический останов при любом положении рабочих органов, а также значительно увеличить надежность и помехоустойчивость устройства ЧПУ. Фазо-импульсное устройство для прогДахмного управления, содержащее последовательно соединенные синхронизатор, алгебраический сумматор, делитель частоты, блок совпадения и логический блок, выход блока совпадения подключен к первому входу первого триггера, второй вход которого и один из входов логического блока соединены с управляющим входом устройства, выход делителя частоты подключен к первому входу второго триггера. второй вход которого соединен с выходом датчика обратной связи, отличающееся тем, что, с целью повышения надежности и помехоустойчивости устройства, в него введены гене ратор импульсов, фазосдвигаюший блок и формирователь длительности импульсов, вход и вы. ход которого подклочецы к выходу датчика обратной связи и входу блока совпадения соответственно, выход генератора импульсов соединен с входами датчика обратной связи, алгебраического сумматора и фазосдвигаюшего блока, другой вход которого подключен к выходу дегителя частоты, а выход через логический блок - к одному из входов алгебраического сумматора.Источники информации, принятые во внимание при экспертизе:1. Авторское свидетельство СССР М 197723, М. кл. ) 05 В 19/16, 965.2. Авторское свидетельство СССР хЪ 48126,