Запоминающее устройство с самоконтролем

(51) М. Кл С 29 явлено 16.09,75 (21) 2172318/2 аявкис присоединением Государственный комитет Совета Министров СССР по делам изобретенийн открытий(71) Заявите МОКОНТРОЛЕМ СТРОЙСТВО 4) ЗАПОМИНАЮ да оказывается кранию Й.Целью изобретения является повышение эффективной емкости устройства.5 Это достигается тем, что предлагаемое запоминающее устройство содержит коммутаторы по числу блоков коррекции информации и дополнительный дешифратор адреса, входы которого подключены к другим выходам ре гпстра адреса, выходы - к управляющимвходам коммутаторов, информационные входы которых соединены с выходами блоков коррекции информации, а выходы коммутаторов подключены к выходным шинам устройства.15 На чертеже изображена структурная схемаустройства,Запоминающее устройство содержит регистрадреса 1, одни выходы которого через основной дешифратор адреса, состоящий из блоков 20 2, подключены к накопителю, состоящему изблоков 3, в каждом пз которых хранится ЛИ слов по т разрядов, где Ж - общее число информационных слов, хранимых в устройстве, Выходы блоков 3 через усилители 4 под ключены ко входам блоков 5 коррекции информации, причем ко входам каждого из пг блоков 5 подключено по одному пз выходов усилителей 4 каждого из гг блоков 3. Каждый из блоков 5 имеет /г выходов, подключенных 30 ко входам коммутаторов 6, управляющие вхоИзобретение касается запоминающих устройств.Известно запоминающее устройство с самоконтролем, в котором с целью исправления ошибок информации хранится в корректирующем коде, причем избыточность, требуемая для исправления ошибок в считываемых словах, вводится путем увеличения разрядности хранимых слов 1. При этом й-разрядное слово или Й-разрядная часть т-разрядного слова представляется разрядами (гг, гг) -корректирующего кода. Недостатками этого устройства являются большие аппаратурные затраты.Наиболе близким техническим решением к данному изобретению является запоминающее устройство с самоконтролем, содержащее накопитель, входы которого через основной дешифратор адреса подключены к одним выходам регистра адреса, а выходы через усилители - ко входам блоков коррекции информации (21.Недостаток этого устройства заключается в его невысокой эффективности емкости, поскольку выбор 1 г в этом случае зависит от общей разрядности т хранимой информации, и при малых значениях й необходимо применение корректирующего кода с большой избыточностью, а при больших значениях г и т общая разрядность пг хранимых слов не всегтнои выбираемому значеДь 1 которых СОединены с выходами дополнительного дешифратора адреса 7, входы которого подключены к другим выходам регистра адреса 1. Выходы коммутаторов 6 подключены к выходным шинам 8 устройства.Устройство работает следующим образом.При поступлении адреса на регистр адреса 1 с помощью блоков 2 основного дешифратора адреса из блоков 3 осуществляется считывание п т-разрядных слов. Прп этом на вход каждого блока 5 коррекции информации поступают соответствующие одноименные разряды и слов, составляющие (п, Й)-корректирующий код, которым закодированы одноименные информационные разряды г слов. В каждом блоке 5 коррекции информации осуществляется исправление ошибок и преобразование п-разрядного слова в исправленное Й-разрядное, и на входы каждого из т коммутаторов 6 поступают сигналы одноименных разрядов указанных й слов. Сигнал на одном пз й выходов дополнительного дешифратора адреса 7 переключает коммутаторы 6, выделяя на выходе каждого коммутатора по одному из Й поступающих на его вход разрядов. В результате на выходных шинах 8 устройства формируется т-разрядный исправленный код считываемого числа.В описанном устройстве выбор величины й может быть осуществлен независимо от раз 10 15 20 25 30 рядности слова т, вследствие чего эффективная емкость устройства повышается, особеннодля малоразрядной, в частности одноразрядной, памяти. Формула изобретения Запоминающее устройство с самоконтролем, содержащее накопитель, входы которого через основной дешифратор адреса подключены к одним выходам регистра адреса, а выходы через усилители - ко входам блоков коррекции информации, отличающееся тем, что, с целью повышения эффективной емкости устройства, оно содержит коммутаторы по числу блоков коррекции информации и дополнительный дешифратор адреса, входы которого подключены к другим выходам регистра адреса, выходы - к управляющим входам коммутаторов, информационные входы которых соединены с выходами блоков коррекции информации, а выходы коммутаторов подключены к выходным шинам устройства.Источники информации, принятые во внимание при экспертизе:1, Патент США Мо 3568153, кл, 340 в 1.1, 1969 г.2. Патент США Мо 3562709, кл. 340 - 146,1, 1968 г, (прототип).