Распределитель адреса линий для автоматических систем коммутации

О П И С А Н И Е (и) 543198ИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советских Социалистических Республик(61) Дополнительное к авт. сви явлено 02.01,74 (21) 1984325/О 51) М. Кл.е Н 04 М 3/ аявкиисое инени Государственный комитет Совета Министров СССР 23) Приоритетпубликовано 15.01.77. Бюллетень53) УДК 621,395.3(088.8) делам изобретении и открытий сания 02.02.77 ата опубликовани 2) Авторы изобрете В. 3. Равич и Ю, Л, Закгейм 71) Заявитель инградское отделение Центрального научно-исследовательско института связи(54) РАСПРЕДЕЛИТЕЛЬ АДРЕСА ЛИНИЙЯ АВТОМАТИЧЕСКИХ СИСТЕМ КОММУТА 2 к технике связивтоматических сис Изобретение относится и может использоваться в атемах коммутации.Известны распределители адреса линий для автоматических систем коммутации, содержашие распределители, выполненные по схеме счетчика, и дешифраторы, построенные на схемах совпадения, причем число входов каждой схемы совпадения соответствует числу разрядов счетчика.Однако техническая реализация устройств для расшифровки номеров линий не обеспечивает необходимого переходного затухания между выходами распределителя,Наиболее близким техническим решением к изобретению является распределитель адреса линий для автоматических систем коммутации, содержащий пересчетную схему, например, в виде последовательно соединенных трех кольцевых регистров, и логический блок ИИзвестный распределитель имеет недостаточную величину переходного затухания сканируемых линий логического блока.С целью повышения переходного затухания в предлагаемом распределителе адреса линий для автоматических систем коммутации логический блок выполнен в виде транзисторной пирамиды с числом ярусов, соответствующих числу регистров пересчетной схемы, причем базы транзисторов первого яруса соединены с выходами регистра, имеющего наименьшее число разрядов, базы транзисторов последующих ярусов соединены с выходами осталь ных регистров в порядке возрастания числаразрядов регистров, а коллекторы транзисторов каждого яруса, кроме последнего, соединены с общими шинами эмиттеров транзисторов последующего яруса, при этом коллекто ры транзисторов последнего яруса подключены к индивидуальным входным ячейкам.На чертеже приведена структурная электрическая схема предложенного распределителя.15 Распределитель адреса линий для автоматических систем коммутации содержит пере- счетную схему 1, например, в виде последовательно соединенных трехкольцевых регистров 1-1, 1-2, 1-3, логический блок 2, выпол ненный в виде транзисторной пирамиды счислом ярусов, соответствующих числу регистров пересчетной схемы 1, причем базы транзисторов 2-5 и 2-6 первого яруса соединены с выходами регистра 1-1, имеющего наимень шее число разрядов, базы транзисторов 2-3,2-4 и 2-1, 2-2 последующих ярусов соединены с выходами остальных регистров 1-2 и 1-3 соответственно в порядке возрастания числа разрядов регистров, а коллекторы транзисто ров 2-5, 2-6 и 2-3, 2-4 каждого яруса, кроме543198 Составитель О. ТиховоТехред Л. Гладкова ктор Т, Якова ректор А. Степанова Заказ 3097/12ЦНИИ Изд,139 Тираж 869 Государственного комитета Совета Министров по делам изобретений и открытий 3035, Москва, Ж, Раушская наб., д. 4/5писное Типография, пр. Сапунова,последнего, соединены с общими шинами эмиттеров транзисторов 2-3, 2-4 и 2-1, 2-2 последующего яруса соответственно, при этом коллекторы транзисторов последнего яруса подключены к индивидуальным входным ячейкам 3 и 4.Распределитель адреса линий для автоматических систем коммутации работает следующим образом,В исходном состоянии пересчетная схема 1, состоящая из трех регистров 1-1, 1-2 и 1-3, обеспечивает последовательный циклический обход линий закрепленной группы. При наличии заявки на входе одной из индивидуальных ячеек 3 или 4 открываются транзисторы 2-5, 2-3 и 2-1 или 2-6, 2-4 и 2-2 соответствующей ветви логического блока 2. Передача импульсов прекращается, схема 1 фиксируется в состоянии, соответствующем номеру линии, по которой поступила заявка, а по обратному проводу с выхода ячеек 3 или 4 выдается соответствующий сигнал. Формула изобретенияРаспределитель адреса линий для автоматических систем коммутации, содержащий пересчетную схему, например, в виде последовательно соединенных трех кольцевых регистров, и логический блок, о т л и ч а ю щ и й с я тем, что, с целью повышения переходного за тухания, логический блок выполнен в видетранзисторной пирамиды с числом ярусов, соответствующих числу регистров пересчетной схемы, причем базы транзисторов первого яруса соединены с выходами регистра, имею щего наименьшее число разрядов, базы транзисторов последующих ярусов соединены с выходами остальных регистров в порядке возрастания числа разрядов регистров, а коллекторы транзисторов каждого яруса, кроме 15 последнего, соединены с общими шинамиэмиттеров транзисторов последующего яруса, при этом коллекторы транзисторов последнего яруса подключены к индивидуальным входным ячейкам.20 Источники информации, принятые во внимание при экспертизе:1. Букреев И. Н, Микроэлектронные схемыцифровых устройств. М. Сов. Радио, 1973, 25 стр. 212 (прототип).