Запоминающее устройство

ОП ЙСАНИ ЕИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(и) 507897 Союз Соввтскии Социалистицеских Реслублик(5 ением заявкитетсударствениый авета Министра оо делам иэобреи открытий метет ССР ий) Лрио Опуб ликовано 25.03.76,Бюллетень11а опубликования описания, 29.04.76 681.327.66( 088.(54) ЗАПОМИ Известно запомдержащее запоминаюные на ферритовыхме 2, 5 Д, адресныечены через блок вырегистра адреса, котели, адресные входвыходами другогозатпси. инаюшее устройство, сощие матрицы, собран- сердечниках по систешины которых подклюборки к выходам одного мбинаторные переключаы которых соединены с регистра адреса, шины Для упрощения устройства и повышения надежности его работы предложенное устройство содержит коммутаторы по числу запоминающих матриц, входы которых подключены к шинам записи, а выходы - к управляющим входам комбинаторных переключа телей, выходы которых подключены к соответствующим адресно-разрядным шинам запоми наюших матриц,На чертеже дана блок-схема предложенд 5 ного устройства,Оно содержит 2, 3 - по количес адреса устройства ающих матриц 1 ядов ЗУ, Регистриз двух регистресной координазапомни ву раэр остоит са в; реги 2те 4 и регистр адреса по адресно-разрядной координате 5. Регистр 4 соединен сблоком выборки 6, выходы которого соединены с адресными шинами запоминающих 5 матриц 1, 2, 3. Устройство содержит так, же тт комбинаторных переключателей 7, 8,9 с ,разделением нагрузки, выходы которых: соответствующих запоминающих матриц, ад О ресные входы подключены к соответствую 1щим выходам регистра адреса по адресно 1 разрядной координате 5, а управляющие вхо, ды подключены через коммутаторы 10, 11,12 к соответствующим шинам записи 13. И Запоминающее устройство работает слеуюшим образом. На регистры адреса 4 иподается двоичный код, указывающий которая иэ адресных и адресно-разрядных шинзапоминающей матрицы должна быть выбра 20 на. Блок выборки 6 в режимах считыванияи записи формирует в выбранной адреснойшине запоминающей матрицы обычную комбинацию токов, присущую системе ", 5 П,Комбинаторные переключатели 7, 8, 9 в р- И жиме считывания формируют на выбранном507897ЦНИИПИ Заказ 1705 Тираж 723 Подписное Филиал ППП "Патент", г, Ужгород, ул, Гагарина, 101 Ь. выходе импульс тока, который, складываясь с импульсом тока в адресной координатной шине, производит считывание информации с ":."выбранного сердечника з каждом разряде.В режиме записи по шинам.записи 13 подается код записываемого числа, каждый разряд которого воздействует на вход соответствующего коммутатора 19, 11, 12. Если в данном разряде должна, быть запи сана 1, то коммутатор выдаетна упра- щ , вляющий вход соответствующего комбинаторного переключателя импульс, положение которого, во времени ссвпадает с импульсом записив адресной координатной шине запоминающей матрицы. В атом случае и р комбинаторный переключатель формирует в выбранной адресно-разрядной шине импульс тока, совпадающий до времени с импульс 9 м тока записи в адресной плане, благодаря чему выбранный сердечник перемагничивает- р ся, т.е, происходит запись "1". Если же . должен быть записан "О", то коммутатор выдает управляющий импульс со сдвигом на время, равное длительности импульсазаписи в адресной координатной шине; соответ-щ ственно сдвигается во времени и выходной импудьс комбинаторного переключателя,так 4что йеремагничивания сердечников в. дан.ной запоминающей матрице не происходит,т.е. записывается О".Сдвиг выходного импульса (а ие отсут ствив его) комбинаторного переключателяпри записи О необходим для восстановления постоянной составляющей,Формула изобретения Запоьаиающее устройство, содержащее запоминающие матрицы, выполненные на , ферритовых сердечниках по системе 2, 5 Д, , адресные шины которых подключены через , блок выборки к выходам одного регистраадреса; комбинаторные переключатели, ад, ресные входы которых соединены с выхода-, ми другого регистра адреса, шины записи, о т л и ч а ю щ е е с я тем, что, с це: лью упрощения устройства и повышени на; дежности его работыр оно содержит комму- таторы по числу запоминающих матриц, входы которых подключены к шинам записи, а выходы - к управляющим входам комбинаторных переключателей, выходы которых подключены к соответствующим адресно- разрядным шинам запоминающих матриц.