Реверсивный распределитель

ОПИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советских Социалистических Республик04870 26-21 23) Приорите сударственный комитет 1 вета Министров СССРлпковацо 15,10,75. Бюллетень Ъ делам изобретении и открытий ликования описания 16.01.76(54) РЕВЕРСИВНЫЙ РАСПРЕДЕЛИТЕЛЪ с входами первого, второго и четвертого элементов И - НЕ последующего разряда, а вновь введенная шина сдвиг соединена с входами четвертых элементов И - НЕ всех разрядов.На чертеже изображена схема предлагаемого реверсивного распределителя с числом разрядов, равным четырем (число разрядов может быть любым),Распределитель содержит элементы И - НЕ 1 и 2, 3 и 4, 5 ц 6, 7 ц 8, которые образмгет триггеры, и элементы И - НЕ 9 - 12 и 13 - 16 соответственно первого, второго, третьего четвертого разрядов.Б начальный момент времени твого разряда установлен в состояца, остальные триггеры - внуль.В начале режима сдвига вправо на шину влево подан сигнал, равный логическому нулю, а на шину вправо - сигнал, равный логической единице. Поскольку в начальный момент времени тактирующий цгцал отсутствует (равен лог 1 ческому нулю), то на выходах элементов И - НЕ 1, 9, 3, 4, 5, 6, 7, 8, 13, 14, 15, 16 находится сигнал, равный логической единице. а на выходах элементов И - НЕ 2, 10, 11, 12 - сигнал, равный логическому нулю.С приходом тактирующего сигнала срабатывает элемент И - НГ 14, на его выходе по 15 риггер перие едини- состояние 22) Заявлено 11.03.74 (21) с присоединением заяв Изобретение относится к области вычислительной техники,Известен реверсивный распределитель, каждый разряд которого содержит четыре элемента И - НЕ, шину влево и шину вправо. Причем выход первого элемента И - НЕ соединен с входом второго элемента И - НЕ своего разряда и с входом четвертого элемента И - НЕ,предыдущего разряда, выход второго элемента И - НЕ подключен к входам первого и третьего элементов И - НЕ своего разряда, выход третьего элемента И - НЕ соединен с входом второго элемента И - НЕ своего разряда и с входом четвертого элемента И - НЕ последующего разряда, шина влево соединена с входами первых элементов И - НЕ всех разрядов, шина вправо - с входами третьих элементов И - НЕ всех разрядов.Цель изобретения - уменьшение числа инверторов и расширение логических возможностей распределителя. Для этого в,предлагаемом распределителе дополнительно выход второго элемента И - НЕ подключен и входам вторых элементов И - НЕ предыдущего и последующих разрядов, выход четвертого элемента И - НЕ соединен с входами первого и третьего элементов И - НЕ своего разряда, с входами второго, третьего и четвертого элементов И - НЕ предыдущего разряда и Ф 1. 88344 53) УДК 681.325.65:681326,34 (088,8)488344 длееп ставитель И. Разино Текреп 3. Тараненк Корректор Т. Миронова кова елактор Т. Полписнов СССР Изи. М 1889 Госу,тарствеинсго когкитста Сов по делам изобретений и от Москва, Я(-35, Раушская наб,1 5 ака ппография, нр Сапунова является сигнал, равный логическому нулю, который разрывает триггерную связь между элементами И - НЕ 2 и 9, т. е. на выходе элемента 2 появляется сигнал, равный логической единице, Следовательно, сигнал с выхода элемента 14 устанавливает триггер второго разряда в состояние единица, т. е. на нулевом выходе триггера второго разряда (элемент И - НЕ 4) появляется сигнал, равный логическому нулю, который окончательно устанавливает триггер первого разряда в состояние нуль.Поскольку выход элемента 14 заведен на элементы И - НЕ 9 и 15, то на выходах последних логический нуль не появляется, хотя триггер второго разряда изменил свое состояние. Действительно, сигнал с выхода элемента 14 поступает на входы элементов 9 и 15 раньше, чем изменение значения сигналов с выходов триггеров первого и второго разрядов, Таким образом, на выходе элемента 14 находится сигнал, который может быть направлен,по одной из т выходных шин, а единица из триггера первого разряда переписывается в триггер второго разряда,По окончании действия входного сигнала на выходах элементов И - НЕ 13 - 16 снова будет сигнал, равный логической единице, на выходах элементов И - НЕ 9, 4, 11 и 12 - синал, равный логическому нулю, а на выходах элементов И - НЕ 1, 2, 3, 10, 5, 6, 7, 8 - сигнал, равный логической единице.С приходом следующего входного сигнала сигнал, равный логическому нулю, появляется на выходе элемента И - НЕ 15, которыи устанавливает триггер третьего разряда в состояние единица. Этот сигнал может быть направлен по следующей из пг выходных шин. Наличие связей с выхода элемента 15 на входы элементов И - НЕ 4, 10 и 16 опять препятствует неправильной работе распределителя. Аналогично входной сигнал распределяется по остальным выходным шинам, а единица переписывается из одного триггера вдругой,В режиме сдвига влево на шину вправоподан сигнал, равный логическому нулю, а нашину влево - сигнал, равный логическойсдинице. В силу симметричности распределителя он работает точно также, как и в режимесдвига вправо,10Предмет изобретенияРеверсивный распределитель, каждый разряд которого содержит четыре элемента И -НЕ, шину влево, шину вправо, при 15 чем выход первого элемента И - НЕсоединен с входом второго элемента И - НЕсвоего разряда и с входом четвертого элемента И - НЕ предыдущего разряда, выходвторого элемента И - НЕ подключен к вхо 20 дам первого и третьего элементов И - НЕсвоего разряда, выход третьего элемента И -НЕ соединен с входом второго элемента И -НЕ своего разряда и с входом четвертогоэлемента И - НЕ последующего разряда, ши 5 на влево соединена с входами первых элементов И - НЕ всех разрядов, шина вправо - с входами третьих элементов И - НЕвсех разрядов, отличающийся тем, что,с целью уменьшения числа инверторов и рас 30 ширения логических возможностей, дополнительно выход второго элемента И - НЕ подключен к входам вторых элементов И - НЕпрдыдущего и последующих разрядов, выходчетвертого элемента И - НЕ соединен с вхо 15 дами ,первого и третьего элементов И - НЕсвоего разряда, с входами второго, третьегои четвертого элементов И - НЕ предыдущегоразряда и с входами первого, второго и четвертого элементов И - НЕ последующего раз 40 ряда, а вновь введенная шина сдвиг соединена с входами четвертых элементов И - НЕвсех разрядов,