Временной дискриминатор

ОП ИСАНИЕ ИЗОБРЕТЕНИЯ 1111 484635 Союз Советских СоциалистическихРеспублик АВТОРСИОМУ СВИ ЕТЕЛЬСТВ 61) Дополнительное к авт. свид 9260026-21) Заявлено 04,02.74 (21) 1) Л. Кл, Н 03 9,присоединением заяв Государственный комитет Совета Министров СССР) Приоритет летень ЛЪ 3 153) УДК 621.376.5Дата опубликования описания 24.12.7(54) ВРЕМЕННОЙ СКРИМИНАТОР 10 лагаемого2 Опубликовано 15,09.75. Бю 1Изобретение относится к вычислительнойтехнике. Дискриминатор может быть применен в схемах автоматической подстройки частоты и фазы.Известен временной дискриминатор, содержащий два триггера, схемы И - НЕ и инверторы. Такой дискриминатор имеет недостаточно высокую точность измерения сдвига фазмежду двумя последовательностями импульсных сигналов.В целях упрощения дискриминатора и увеличения точности его работы 1 х- и 5-входыпервого триггера подключены к одним входам схем И - НЕ непосредственно, а к другим через инверторы, при этом выходы первого триггера раздельно соединены с входамивторого триггера через инверторы и схемыИ - НЕ,На чертеже показана схема предвременного дискриминатора.Дискриминатор содержит триггеры 1 и 2,инверторы 3 - 6 и схемы И - НЕ 7 и 8. Выходы триггера 1 через инверторы 4, 5 и схемыИ - НЕ 7, 8 соединены с входами триггера 2,Вход Л триггера 1 подключен через инвертор3 к второму входу схемы 8 и непосредственно к второму входу схемы 7. Вход 5 триггера1 соединен через инвертор 6 с третьим входомсхемы 7 и непосредственно с третьим входомсхемы 8,В исходном состоянии, при отсутствии импульсов на входах дискриминатора, на входах Л и 5 триггера 1 имеются низкие уровни, а на его прямом Я и инверсном Я, выходах устанавливаются высокие уровни. На выходах схем И - НЕ и 8 также устанавливаются высокие уровни.Если импульс высокого уровня приходит на вход Л триггера 1 раньше, чем импульс на вход 5, на выходе Я триггера 1 устанавливается низкий уровень, на выходе инвертора 4 - высокий уровень, а на выходе схемы 7 - низкий уровень, так как на все ее три входа поступают, высокие уровни. При этом на выходе Я триггера 2 появляется высокий уровень, а на выходе Я - низкий,Импульс, пришедший с отставанием на вход 5 триггера 1, не изменяет состояния триггеров 1 и 2, но восстанавливает высокий уровень на выходе схемы 7, подавая на его вход низкий уровень через инвертор 6.Если последующие импульсы по входу Р триггера 1 опережают импульсы по входу 5, состояние триггера 2 остается неизменным, а на выходе схемы 7 появляется низкий уровень на время, соответствующее сдвигу между передними фронтами.Если импульс по входу Я триггера 1 приходит с опозданием по отношению к импульсу по входу 5, то триггер 1 изменяет свое со484635 Составитель М. АудрингТехред Т. Миронова Корректор О. Тюрина Редактор Т. Юрчикова Заказ 3165/13 Изд, Мз 1799 Тираж 902 Подписное ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий Москва, Ж, Раушская наб., д. 4/5Типография, пр, Сапунова, 2 3стояние, и низкий уровень устанавливается на его выходе Яь При этом на все три входа схемы 8 поступают высокие уровни и на ее выходе устанавливается низкий уровень. Так как на втором входе триггера 2 сохраняется высокий уровень, триггер 2 изменяет свое состояние, и на его выходе Я устанавливается низкий уровень, а на выходе Я - высокий уровень, Импульс, пришедший с отставанием па вход Я, не изменяет состояния триггеров 1 и 2, но изменяет уровень на третьем входе схемы 8, в результате на выходе этой схемы восстанавливается высокий уровень.Таким образом, состояние выходов Я и Я триггера 2 однозначно определяет оперекение или отставание импульсов на ьходе Й триггера 1 по отношспию к импульсам на входе 5 этого триггера, а длительность появления низкого уровня на выходе схем 7 и 8 определяет величину сдвига по фазе, измеренную между передними фронтами импульсов на входах Й 5 и 5 триггера 1. Предмет изобретенияВременной дискриминатор, содержащий дватриггера, схемы И - НЕ и инверторы, отл и ч а ю щ и й с я тем, что, с целью его упрощения и увеличения точности работы, Я- и 5- входы первого триггера подключены к одним входам схем И - НЕ непосредственно, а к другим через инверторы, при этом выходы перво го триггера раздельно соединены с входамивторого триггсра через инверторы и схемы И - НЕ,