Импульсно-фазовый детектор

.Ьг - -ф ОПИСАНИЕ ИЗОВРЕТЕНИЯ пц 484636 Сова Советских Социалистических(51) М. Кл. Н 031 с 9/04 Государственный комитет овета Министров СССР ло делам изобретений 3) УДК 621.376.5(7 Таганрогский радиотехнический инсти аявитель УЛЪСНО-ФАЗОВЫЙ ДЕТЕКТО Изобретение относится к области радиотехники и может быть использовано в информационно-измерительной технике и системах импульсно-фазовой автоподстройки частоты.Известен импульсно-фазовый детектор, содержащий параллельно соединенные интегрирующий конденсатор и разрядный ключ, управляющий вход которого подсоединен к источнику входного сигнала, включенные между источником питания и общей шиной, запоминающее устройство, подключенное через ключ, управляющий вход которого соединен с источником стробирующих импульсов, к интегрирующему конденсатору, и дополнительный ключ.Однако в известном детекторе на выходе присутствуют импульсные помехи с частотой сравнения, обусловленные тем, что во время обратного хода пилообразного напряжения через паразитцую емкость ключа на вход запоминающего устройства проходит импульсная помеха, величина которой прямо пропорциональна скорости обратного хода пилообразного напряжения и проходной емкости ключа.Целью изобретения является повышение помехозащищенности. Поставленная цель достигается тем, что в предлагаемом детекторе дополнительный ключ включен параллельно интегрирующему конденсатору, при этом управляющий вход дополнительного ключа соединен с источником стробирующих импульсов через последовательно включенные схемы НЕ, ИЛИ и триггер, второй вход которого подключен к источнику входного сигнала, а 5 второй вход схемы ИЛИ соединен с управляющим входом ключа.На чертеже представлена блок-схема предлагаемого импульсно-фазового детектора.Детектор содержит расширитель 1 импуль сов входного сигнала, импульсами с выходакоторого управляется разрядный ключ 2 в развертывающем устройстве 3, который шунтирует интегрирующий конденсатор 4, подключенный через резистор 5 к источнику пи тания 6. Параллельно интегрирующему конденсатору 4 через токоограцичивающий резистор 7 подключен дополнительный ключ 8, управляющий электрод которого подключен к выходу клапанирующей схемы 9. Вход буфер ного каскада 10 подключен к интегрирующему конденсатору 4, а его выход через ключ 11, управляемый импульсами с выхода расширителя 12 стробирующих импульсов, подключен к запоминающему устройству 13, выход кото рого соединен со входом оконечного буферного каскада 14.Клапанирующая схема 9 состоит из схемыНЕ 15, выход которой является выходом клапацируюгцей схемы 9, ц схемы ИЛИ 16, 30 выход которой подключен ко входу схемыНЕ 15. Входы схемы ИЛИ, являющиеся входами клапанирующей схемы 9, подключены к выходам расширителя 12 стробирующих импульсов и триггера 17. Входы триггера 17 подключены к выходам расширителя 1 импульсов входного сигнала и расширителя 12 стробирующих импульсов. Входной сигнал поступает на клемму 18 подключения источника входного сигнала. Источник стробирующих импульсов подключается к клемме 19, а выходной сигнал импульсно-фазового детектора снимается с клеммы 20.Предлагаемый импульсно-фазовый детектор работает следующим образом.Короткий входной импульс поступает на клемму 18, расширяется расширителем 1 и подается в развертывающее устройство 3 на управляющий вход разрядного ключа 2, который шунтирует интегрирующий конденсатор 4, Напряжение на интегрирующем конденсаторе 4 быстро уменьшается до нуля. Одновременно входной импульс передним фронтом перебрасывает триггер 17, и на его выходе устанавливается высокий потенциал. На выходе схемы НЕ 15 в этот момент низкий потенциал, Таким образом дополнительный ключ 8 разомкнут и не шунтирует интегрирующий конденсатор 4. По окончании входного импульса разрядный ключ 2 размыкается, и напряжение на интегрирующем конденсаторе 4 начинает линейно нарастать.Короткий стробирующий импульс поступает на клемму 19, расширяется расширителем 12 и замыкает ключ 11. На запоминающем устройстве 13 устанавливается напряжение, равное мгновенному значению напряжения на интегрирующем конденсаторе 4 в момент поступления стробирующего импульса. Напряжение с запоминающего устройства 13 через оконечный буферный каскад 14 поступает на входную клемму 20. Одновременно стробирующий импульс передним фронтом перебрасывает триггер 17, и на его выходе устанавливается низкий потенциал. На выходе схемы 5 НЕ 15 потенциал также низкий, так как наес вход через схему ИЛ 1 Л 16 действует стробирующий импульс с выхода расширителя 12.По окончании стробирующего импульса потенциал на выходе схемы НЕ 15 становится 10 высоким, дополнительный ключ 8 замыкаетсяи осуществляет сравнительно медленный разряд интегрирующего конденсатора 4 до нуля.Дополнительный ключ 8 замкнут до поступления следующего входного импульса и удержи вает напряжение на интегрирующем конденсаторе вблизи нуля,Затем цикл повторяется,Предмет изобретения 20 Импульсно-фазовый детектор, содержащийпараллельно соединенные интегрирующий конденсатор и разрядный ключ, управляющий вход которого подсоединен к источнику входного сигнала, включенные между источником 25 питания и общей шиной, запоминающее устройство, подключенное через ключ, управляющий вход которого соединен с источником стробирующих импульсов, к интегрирующему конденсатору, и дополнительный ключ, о т л и ч а ю щ и й с я тем, что, с целью повышенияпомехозащищенности, дополнительный ключ включен параллельно интегрирующему конденсатору, при этом управляющий вход дополнительного ключа соединен с источником 35 стробирующих импульсов через последовательно включенные схемы 1-1 Е, ИЛИ и триггер, второй вход которого подключен к источнику входного сигнала, а второй вход схемы ИЛИ соединен с управляющим вхо дом ключа.484636 оставитель С, Лукинска ехред Т. Миронов дактор Н ектор Л, Орлов ан Изд.1798 Тираж 902Государственного комитета Совета Министровпо делам изобретений и открытий13035, Москва, Ж, Раушская наб., д, 45 Типография, пр,но аказ 3160/12 Подписн Ц 1-1 ИИПИ СССР