Аналоговое запоминающее устройство

О П И САНИЕ 1 н 474052ИЗОБРЕТЕНИЯ Союз Советских Социалистических Реслублик(22) Заявлено 31.07.73 (21) 1950201/18-24 51) Ч. Кл. 6 11 с 27/00 присоединением заявки М Государственнын номите Совета Министров СССР ло делам изобретенийотхрнтнй(71) Заявитель роблем управемеханики) рдена Ленина институт (автоматики и т 54) АБАЛО 1 ОВОЕ ЗАПОМИБ УСТРОЙСТВ 20 Изобретение относится к области автоматики и вычислительной техники.Известны аналоговые запоминающие устройства (АЗУ), в которых выходное напряжение образуется путем интегрирования с последующим выпрямлением и сглаживацием выходного сигнала импульсной формы, поступающего от ячейки аналоговой памяти. Запись информации в таких АЗУ может происходить либо при отключенном токе считьлвания, либо при включенном.Основным недостатком известных АЗУ является большое время установления выходного напряжения, обусловленное возникновением переходного процесса в интеграторе прц всяком изменении информации, записанной в ячейке аналоговой памяти. Еще одним недостатком таких АЗУ является значительная погрешность записи (около 5%) при включенном токе считывания.Предлагаемое аналоговое запоминающее устройство подобно известным содержит ячейку аналоговой памяти, формирователь записи, интегратор с включенными на его выходе выпрямителем и фильтром, формирователь сброса и источник тока считывания.Отличительной особенностью данного АЗУ, обеспечивающей повышение быстродействия, является то, что оно содержит логический блок, ключ и пассивный элемент. Два входа логического олока подключены к шинам записи ц сброса, третий вход соединен с выходом источника тока считывания, один из выходов логического блока соединен с формиро 5 вателем записи, другой - с формирователемсброса, третий - с входом ключа, а выходячейки аналоговой памяти подключен к интегратору через пассивный элемент, зашунтированный ключом.0 На чертеже представлена схема предлагаемого АЗУ.АЗУ содсржпт ячейку 1 аналоговой памяти,формирователь записи 2, интегратор 3, выпрямитель 4, фильтр 5, формирователь сброса5 б, источник 7 тока считывания, логическийблок 8, ключ 9 ц пассивный элемент 10, выполненный, например, в виде согротивления,Устройство работает следующим образом.При необходимости произвести запись информации на соответствующую входную шинулогического блока 8 подается команда запись, представляющая собой импульс напряжения, длительность которого несколько5 больше периода частоты тока считывания, вырабатываемого источником 7 тока считывания. При этом от логического блока 8 поступают одновременно команды на формирователь записи 2 ц ключ 9. Время появления этик0 команд совпадает с определенной фазой тока474052 Предмет изобретения Ссставитель М. Лойш Редактор Ь, Нанкина Техред Т. МироноваКорректор А. Николаева Е 1 НИИПИ Заказ 230115 Изд.1547 Тираж 648 Подписное Типография, пр. Сапунова, 2 считывания, например, с моментом изменения полярности тока считывания с положительной на отрицательную или наоборот. Благодаря этому устраняется влияние тока считывания на погрешность записи ЛЗУ. Формирователь записи 2 осуществляет запись входного сигнала ЛЗУ в ячейку 1 аналоговой памяти. При выбранном соответствующим ооразом моменте синхронизации импульса записи, вырабатываемого формирователем записи 2, с током считывания параметры первого выходного импульса ячейки аналоговой памяти соответствуют установившимся значениям, а время его появления совпадает со временем действия импульса записи. Так как в это время ключ 9 разомкнут под воздействием команды, поступающей от логического блока 8, то первый выходной импульс ячейки 1 аналоговой памяти поступает на интегратор 3 через пассивный элемент 10, величина сопротивления которого выбирается равной сопротивлению интегрирующей цепи интегратора 3. Прп этом коэффициент передачи интегратора становится в два раза меньшим, чем при замкнутом ключе 9. После окончания первого выходного импульса ячейки 1 аналоговой памяти ключ 9 замыкается и остается далее в этом положении, Благодаря этому предотвращается возникновение переходного процесса в интеграторе 3, в результате чего его выходное напряжение устанавливается сразу после окончания первого выходного импульса ячейки аналоговой памяти.При необходимости сброса информации, записаниой в ЛЗУ, на соответсгвующую шину логического блока 8 подается команда сброс. При этом от логического блока поступают одновременно команды на формирователь сброса 6 и ключ 9. Последний выходной импульс ячейки 1 аналоговой памяти интегрируется с коэффициентом передачи в два раза меньшим, чем при замкнутом ключе 9, Поэтому выходное напряжение интегратора 3 сразу после окончания импульса сброса становится равным нулю. Лналоговое запоминающее устройство, содержащее формирователи записи и сброса, источник тока считывания, выходы которых подключены к соответствующим входам ячейки аналоговой памяти, выполненной на раз ветвленных магнитных сердечниках, интегратор с включенными на его выходе выпрямитслем и фильтром, отличающееся тем, что, с целью повышения быстродействия устройства, оно содержит логический блок, ключ и 25 пассивный элемент, при этом два входа логического блока подключены к шинам записи и сброса, третий вход соединен с выходом источника тока считывания, один из выходов логического блока соединен с формирователем 80 записи, а другой - с формирователем сброса, третий - с входом кл 1 оча, выход ячейки аналоговой памяти подкл 1 очен к интегратору через пассивный элемент, зашунтированный ключом.