Устройство для цикловой синхронизации
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Номер патента: 461480
Автор: Бесперстов
Текст
(51) М. 7/02 соединением заявкиГосударственный комит 32) П итет овета Министров СССРпо делам изобретений и открытий Опубликовано 25,02 53) У юллетень7 сания 09.04.75 21,394.662088.8) бликования 72) Автор изобретени А. Бесперст(71) Заявитель Ленинградский электротехнический институт связи им. проф, М. А, Бонч-БруевичаОЙСТВО ДЛЯ ЦИКЛОВ 54 НХРОНИЗАЦИ Устройство для держит накопител щий ошибки, деш 4, регистр памяти счетчик циклов 7. Устройство рабектросвязи ных, и мо ой синхро ной инфор групповые ронизации со- обнаруживаюаспределитель щий узел 6 и им образом. отает с тая из канала свяь 1, из которого с я в узел 2, где оппересечений. Перед каждому пересеченая комбинация С, ания смежного кода,нхро- котожения счетблада ивость величе ие п ема устройст Изобретение относится к эл а именно к системам передачи да жет быть использовано для цикло низации систем передачи дискрет мации, в которых используются корректирующие коды. Известно устройство для цикловой низации, содержащее накопитель, выхо рого соединен с входом узла обнар ошибок, распределитель, дешифратор чик циклов,Однако известное устройство о статочно высокой. помехоустойч Целью изобретения является у мехоустойчивости.Для этого в устройство дополн дены регистр памяти и сравнив выход узла, обнаруживающего о дешифратор подключен к одному стра памяти, к другому входу к ветственно подключены выход с лов и вход распределителя, вых разряда которого подключены со через регистр памяти к первым нивающего узла, а через сравнива к входу счетчика циклов.На чертеже приведена блок-с ительно ввеающий узел, шибки, через входу региоторого соотчетчика цикоды каждого ответственно входам сравющий узел -Информация, принимаеь зи, поступает в накопител каждым тактом передаетс ределяются синдромы всех определением синдрома к нию прибавляется постоян используемая для образов С выхода узла 2 полученные синдромы поступают в дешифратор 3. В дешифраторе 3 выделяется нулевой синдром и проверяются синдромы у пересечений, идущих непосредст венно перед и после пересечения, имеющегонулевой синдром. Если синдром пересечения, идущего перед имеющим нулевой синдром пересечением, соответствует опережающей на один символ синхронизации, а синдром пере Б сечения, идущего после имеющего нулевойсиндром пересечения, соответствует опаздывающей на один символ синхронизации, то де.шифратор 3 выдает сигнал в регистр памяти 5, в котором по этому сигналу запоминается 31 состояние распределителя 4, соответствующееедактор А. Зиньковскии Тираж 740митета Совета Минитений и открытийушская наб. д Я 5 7/17 ЦНИИПИ Г Изд.426сударственного кпо делам изобрМосква, )К, Р Лодписноев СССР Типография, пр. Сапунова имеющему нулевой синдром пересечению, т. е, номер этого пересечения.В следующем цикле работы распределителя 4 номер пересечения, имеющего нулевой синдром, сравнивается в узле 6 с номером пересечения, записанным в регистр памяти 5.Если оба номера совпадают, то сигнал с выхода сравнивающего узла 6 поступает на вход счетчика циклов 7. После переполнения счетчика циклов 7 по сигналу с его выхода распределитель 4 устанавливается на ноль, т. е. с этого момента начинается новый цикл работы распределителя 4, а регистр памяти 5 устанавливается в исходное состояние, Этот момент считается концом установки синхронизма. С распределителя 4 снимается запрет, а в регистре памяти 5 прерываются связи, превращающие.его в счетчик,Предмет изобретения Устройство для цикловой синхронизации,содержащее накопитель, выход которого со единен с входом узла, обнаруживающегоошибки, распределитель, дешифратор и счетчик циклов, отличающееся тем, что, с целью увеличения помехоустойчивости, в него дополнительно введены регистр памяти и срав нивающий узел, выход узла, обнаруживающего ошибки, через дешифратор подключен к одному входу регистра памяти, к другому входу которого соответственно подключены выход счетчика циклов и вход распределителя, выхо ды каждого разряда которого подключены соответственно через регистр памяти к первым ходам сравнивающего узла, а через сравнивающий узел - к входу счетчика циклов.
СмотретьЗаявка
1944920, 16.07.1973
ЛЕНИНГРАДСКИЙ ЭЛЕКТРОТЕХНИЧЕСКИЙ ИНСТИТУТ СВЯЗИ ИМ. ПРОФ. М. А. БОНЧБРУЕВИЧА
БЕСПЕРСТОВ ЭДУАРД АЛЕКСАНДРОВИЧ
МПК / Метки
МПК: H04L 7/02
Метки: синхронизации, цикловой
Опубликовано: 25.02.1975
Код ссылки
<a href="https://patents.su/2-461480-ustrojjstvo-dlya-ciklovojj-sinkhronizacii.html" target="_blank" rel="follow" title="База патентов СССР">Устройство для цикловой синхронизации</a>
Аналого-цифровой микропроцессор
Номер патента: 858024
Опубликовано: 23.08.1981
МПК: G06J 3/00
Метки: аналого-цифровой, микропроцессор
...методы аиалого.цифрового преобразованйя, например последовательного приближения, йерезарядного урав, новешивания, комбинированные и т,п. Кроме того, можно реализовать различные алгоритмы4 6АЛУ в регистр 15 старших разрядов запись выходного напряжения с преобразователей 17 и 18 пересылки в устройство 3; результат сравнения из блока 4 сравнения в регистр 9; сдвиг содержимого АЛУ в сторону младших разря.дов на 1; пересылка содержимого АЛУ в блок 11; сложение в АЛУ содержимого регистра и блока 11; если сигнзл триггера переполнения АЛУ равен нулю, то переход к третьему действию; считывание выходного кода.Рассмотренный алгоритм легко модифицируется на случай многокаизщного преобразования.Следует отметить, что развитие средства мик...
Ячейка памяти для регистра сдвига
Номер патента: 543013
Опубликовано: 15.01.1977
Авторы: Маркин, Прушинский
МПК: G11C 19/28
Метки: памяти, регистра, сдвига, ячейка
...многоэмпттерного транзистора 2, к базе второго многоэмиттерного транзистора 3, к базе первого дополнительного транзистора 4, и первому входу 5, к первому дополнительному входу 6 и через первый резистор 7 - и катоду диода 8, анод которого соединен с шиной тактовых импульсов 9. База второго транзистора 1 О соеднепа с коллектором транзистора 3, с базой транзистора 2, с базой второго дополнительного транзистора 11, со вторым входом 12, со вторым дополнительным входом 13 и через второй резистор 14 - с катодом диода 8. Коллектор транзистора 1 объединен с первым выходом 15, а коллектор транзистора 10 - со вторым выходом 16. Коллектор транзистора 4 связан с первым дополнительным выходом 17, а коллектор транзистора 11 - со вторым...
Элемент памяти для регистра сдвига
Номер патента: 706880
Опубликовано: 30.12.1979
МПК: G11C 19/28
Метки: памяти, регистра, сдвига, элемент
...дей- ьр ствия высокого потенциала тактового сигнала на шине 4 открываются транзисторы 1 и 2 и происходит заряд узловых емкостей в точках 6 и 7. По достижении в точке 8 нап ряжения логической 1 открывается транзистор 3 и начинается разряд узловой емкости входа на шину 5, которая в это время находится под потенциалом шины нулевого потенциала. Транзистор 1 закрывается, а на узловой емкости в точке 8 сохраняется напряжение логической 1. По окончании действия высокого потенциала тактового сигнала на шине 4 закрывается транзистор 2, а на выходе элемента памяти (первого) запоминается логическая 1. да первого элемента передается дополнительное напряжение, достаточное для отпирания транзистора 1. При этом происходит разряд емкости точки 8 на...
Система для передачи и приема дискретной информации
Номер патента: 903850
Опубликовано: 07.02.1982
Авторы: Белевич, Васильев, Ицкович, Келлер, Молотков, Парижский, Савуткин, Червяков, Шагулин, Шеховцов
МПК: G06F 3/04
Метки: дискретной, информации, передачи, приема
...от блока 17. При наличии сигнала цикло- фо вой синхронизации от блока 17 приходит разрешающий сигнал на элемент И 60 и в случае превышения порога на двух пороговых элементах 59 на выходе элемента И 60 формируется управляющий сигнал, который вместе с кодами сообщения поступает на блок 25 исправления одиночных ошибок защитного кода и подсчета числа парных ошибок.Блок 25 содержит регистры 61 и 62, на информационные входы которых поданы сиг налы элементов защитного кода соответственно первой и второй половины сообщения от блока 24, а на вход записи сигнал с элемента И 60 блока 24, подключенный также к элементу И 63, на второй вход которого поданы синхронизирующе импульсы от бло 55 ка 17, а выход подключен к входам сдвига регистров 61 и 62 и...
Устройство синхронизации по циклам
Номер патента: 1672579
Опубликовано: 23.08.1991
Автор: Копылов
МПК: H04L 7/08
Метки: синхронизации, циклам
...5 в формирователе 8 сигналов фазирования формируется сигнал (см, фиг.2, Зм), производящий установку фазы делителя - распределителя 5 ч соответствии с фазой делителя 3 частоты, а также формируется сигнал, осуществляющий сброс триггера 9 и инерционного обнаружителя 7 отсутствия синхронизма, При совпадении фаэ делителя 3 частоты и делителя - распределителя 5 формирователь 8 сигналов фазирования формирует только один сигнал, производящий сброс триггера 9 и обнаружителя 7 отсутствия синхронизма,После запуска счетчика 10 сигналом с выхода обнаружителя 7 отсутствия синхронизма счетчик 10 начинает считать импульсы тактовой частоты (см. фиг,З, 4 а) и формирует на своем выходе сигнал (см. фиг.2, Зм) логической единицы, По истечении К тактовых...
Предыдущий патент: Адаптивное коммутирующее устройство
Следующий патент: Устройство для наблюдения высококонтрастных объектов
Случайный патент: Способ получения желто-коричневых цинксодержащих железооксидных пигментов