Устройство для определения моментов времени квантования сигнала

тзСг.,йФТь.;библи;.; САН пц 456361 Саез СоветскихСоциалистически Республик ЗОБРЕТЕНИ ВТОР СКОМ ВИДЕТЕЛЬСТВ 61) Зависимое от авт, свидетельства22) Заявлено 16,03,73 (21) 1894883/18-2 1.Кл, Н 3(02 присоединением заявкиГосударственнын комитеСовета Министров СССРДата опубликования описания 11.03.75, Авдеев, Е. М, Антонюк и Е. И. Сем 1) Заявител Ленинградский ордена Ленина электротехнический инстит имени В. И. Ульянова (Ленина)4) УСТРОЙСТВО ДЛЯ ОПРЕДЕЛ ВРЕМЕНИ КВАНТОВАНИЯ ИЯ МОМЕНТОВГНАЛА 2 где х(1) - втора1 - текуцВыражение (1)виду ая сигнала; изводремя.т быт пеои 1 реобразовано иьх(1) о лервы времепроизводных ви ги го,Изобретение относится к области измерительных информационных систем и может быть использовано, например, в телеметрии, системах связи и управления.Известны устройства для определения мо ментов времени квантования сигнала, содержащие дифференцирующий, запоминающевычитающий блоки и схему сравнения.Недостатками таких устройств является наличие сложного генератора гиперболическп 10 изменяющегося напряжения и большой разброс погрешности апроксимации.Целью изобретения является повышение точности,и упрощение устройства.Эта цель достигается тем, что предложен ное устройство содержит, интегратор, вход которого соединен с выходом запоминающе-вычитающего блока. Выход интегратора подключен к одному из входов схемы сравнения. Другой вход схемы сравнения подключен к 20 шине задания величины допустимой погрешности, а выход - ко входу сброса интегратора.На чертеже изображена блок-схема устройства. 25Устройство содержит дифференцирующий блок 1, предназначенный для дифференцирования входного сигнала и связанный с запоминающе-вычитающим блоком 2. Последний служит для запоминания первой производной 3 сигнала в точке отсчета и получения разности текущей первой производной и первой производной в точке отсчета. Выход блока 2 соединен со входом интегратора 3, а входы сброса блока 2 и интегратора соединены с выходом схемы сравнения 4. Интегратор 3 предназначен для интегрирования разности первых производных сигнала, Его выход соединен с одним пз входов схемы сравнения 4, служащей для сравнения выходного сигнала интегратора 3 и сигнала, соответствующего заданной допустимой погрешности аппроксимации и выдачи сигнала дискретизации,Математическоп основой работы предлагаемого дискретизатора является выражение для остаточного члена экстраполяционного ряда Тейлора в интегральной форме Коши.г(г) =- х(г) ю, (1)о456361 Предмет изобретения Составитель Г, Осипов Корректор Л. Котова Техред Г, Васильева Редактор Л. Утехина Заказ 517/18 Изд. М 287 Тираж 902 Подписное ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий Москва, Ж-зо, Раушская наб., д, 4/5Типография, пр. Сапунова, 2 1 в - момент начала интервала дис.кретизации.Отсчет производится в случае, если Р = =е, где ед - заданная допустимая погрешность аппроксимации,Входной сигнал поступает на дифференцирующий блок 1, на выходе которого появляется напряжение, пропорциональное первой производной входного сигнала. Это напряжение подается на блок 2, где происходит запоминание первой производной сигнала в начала интервала дискретизации (в точке отсчета) и вычисление разности между запомненным значением первой производной и текущим ее значением, Эта разность поступает на интегратор 3, где происходит интегрирование в соответствии с выражением (2).Таким образом, в соответствии с выражением (2) блока 1, 2 и 3 вычисляют остаточный член экстраполяционного ряда Тейлора Я,. Схема сравнения 4 срабатывает, если сигнал на выходе интегратора 3 равен постоянному напряжению, соответствующему заданной погрешности аппроксимации вд. Одновременно с сигналом дискретизации с выхода схемы сравнения 4 подаются сигналы сброса на блок 2 и интегратор.5 Устройство для определения моментов вре,мени квантования сигнала, содержащее дифференцирующий блок, подключенный ко входу запоминающе-вычитающего блока, и схему сравнения, выход которой соединен с управляющим входом запоминающе-вычитающего 15 блока, отличающееся тем, что, с цельюповышения точности и упрощения устройства, оно содержит интегратор, вход которого соединен с выходом запоминающе-вычитающего блока, выход интегратора подключен к одно му из входов схемы сравнения; другой входсхемы сравнения подключен к шине задания величины допустимой погрешности, а выход - ко входу сброса интегратора.