453687

Номер патента: 809357

Опубликовано: 28.02.1981

Авторы: Букчин, Червякова

МПК: G11C 8/00, G11C 8/10

Метки: адресов, блок, выборки, запоминающегоустройства

...младшие разряды а счетчика 1позиций и ьщадшие разряды Ь счетчика 2 строк можно подать в регистр 4буферной памяти без преобразования,т.е. разряды а и Ь входного кода являются составной частью разрядов х выходного кода. Остается преобразовать пять разрядов в четыре разряда. Для. этого. старшие три разряда счетчика 1 позиций и старшие два разряда счетчика 2 строк подаются на вход преобразователя 3, с выхода которого четыре преобразованных разряда поступают в регистр 4 адреса буферной памяти.ПреобразователЬ работает следующим образом.Так как разряды (а+1)-(а+3) принимают пять состояний (от О до 4), а разряды (Ь+1) и (Ь+2) - три состояния (от 0 до 2), то можно записать таблицу состояний для данного преобразователя: Входные коды Выходные коды...

Номер патента: 953668

Опубликовано: 23.08.1982

Автор: Энтин

МПК: G11C 8/00

Метки: адресов, выборки

...16. Нагрузка 17 устройства подключена к эмиттеру выходного транзистора 4.Транзисторы 18 нагрузки 17 служат для коммутации шин выборки,Устройство содержит также развязывающий конденсатор 19,В цепи источника напряжения смещения 12 могут быть включены последовательно обмотки смещения нескольких ферритовых сердечников, аналогичных. сердечнику 7, и несколько катушек 11 индуктивности, Первая 20 и вторая 21 шины питания подключаются к источникам напряжения +Е,1 и +Е (не показаны) . Устройство работает следующим образом.В исходном состоянии входной тран зистор 1, выходной транзистор 4 и диоды 5,6 .и 13 находятся в закрытом состоянии, через первую обмотку 8Ф ферритового сердечника 7 протекает постоянный ток смещения.При появлении на входе...

Номер патента: 1067532

Опубликовано: 15.01.1984

Авторы: Глушков, Журова, Хижняк, Яковлев

МПК: G11C 11/02

Метки: адресная, выборкой, запоминающего, линейной, постоянного, устройства

...к току опроса, подключен к выводам ключей 12 и 13, выводы питания которых подсоединены к источнику питания 14, а управляющие входы ключей 12 и 13 подключены к выходам третьего дешифратора 15. Транзисторы 16 и 17 являются выбранными.Устройство работает следукщим образом.При обращении к устройству подается адрес ныбираемого слова. Один разряд адреса, относящийся к дополнительному дешифратору 15, с помощью Последнего включает один иэ ключей,15 20 25 например 12, на выходе которого формируется напряжение источника 14,Одноврвмвнно с включением третьвго дешифратора 15 включается второй дешифратор б, который включавт один из транзисторов второй группы 4, в и выключает другой ключ 13, на выходе которого формируется нулевое напряжение. Так как...

Номер патента: 734695

Опубликовано: 15.05.1980

Авторы: Носков, Садомов, Седова, Синдаловский, Хохлов, Черницкий

МПК: G06F 15/00

Метки: микропроцессор, однокристальный

...следующей командой программы осуществляется по установленному адресу, Если состояние триггера нулевое, то последовательность управляющих сигналов обеспечит сдвиг адресов в регистрах 9 и 4, соответствующих команде следующей за данной, и ее выбору для выполнения. Выполнение команд, в которых осуществляется действие над словами переменной длины, осуществляется при помощи схемы 2 сравнения и блока 13 управления, состоящего из восьми тетрад, расположенных в ячейках 6 оперативной памяти с начальным адресом первой тетрады в массиве А 1 в зоне памяти с начальным адресом А 2. Слово команды содержит код операции и адреса А 1 и А 2 в двоичном коде. При выполнении данной команды назначение схемы 2 сравнения следующее. Каждый адрес выборки...

Номер патента: 938277

Опубликовано: 23.06.1982

Авторы: Зайцев, Оганян, Шакарян, Ягджян

МПК: G06F 3/04

Метки: канал, мультиплексный

...5 в блоке 13 формируется код команды "Выдать состояние" и вместе садресом ВУ, хранящемся в блоке 12,записывается в регистр 8 для передачиВУ через блок 10. Сигнал с выхода блока10 поступает в блок 14, который подключивет соответствующие линии интерфейса Т,выбор которых определяется адресом ВУ,хранящемся в буферном регистре 8. При п(ьлучении от ВУ байта состояния Продолжение" мультиплексный канал к передаче данных в режиме прямого доступа,При операции "Ввод" байт данных отВУ через блоки 14 и 10 загружается врегистр 8. Блок 5 вьщает в блок 1 сигнал, запускающий операцию записи на магистральном канале. В режиме прямогодоступа байт данных из регистра 8 эатружается в оперативную память по адресу,хранящемуся в регистре 6. После этогопо...