Устройство для извлечения квадратного корня
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Номер патента: 441570
Автор: Васев
Текст
Оп ИСАН ИЕ ИЗОБРЕТЕН ИЯ К АвЛОв СНОМУ СВИДИИЛЬсв ВУ(11, 441570 Союз Советских Социалистических Республик(22) Заявлено 21.11.72 (21)184780 Я 8-2 Кл,06 п 7/2 с присоединением заявки Д Государственный намнтеСовета Мнннстров СССРпо делам нзооретеннйн открытнй(72) Автор изобретени В.П.Васев 71) Заявитель 4) ТВО ДЛЯ ИЗВЛЕЧЕНИЯ КОРНЯ АТНО ГО т.е. б для из из раз чин."Ц класса ль изобретениярешаемых задач.о достигается те расширение , что один(45). ата опубликования оп Изобретение относится к области автоматики и вычислительнойтехники.Известно устройство для извлечения квадратного корня из суммыквадратов двух величин, содержащее два блока выделения модуля,выходы которых подключены к первому и второму входам трехвходовогосумматора, и блок выделения наибольшего йапряжения, выход которого подсоединен к третьему входусумматора.Такое устройство обеспечивает приближенное вычисление Функции 15нида к = бт;-е,В практике часто требуетсяреадиаацин Функции нида х=нТ"вает необходимГт устройство ю лечения квадратного корня ости квадратов двух веливход блока выделения наибольшего напряжения подключен н выходу одного из блокова другой вхад - к выходу трехвходоього суьиатора.На чертеже йзображена схема предлагаемого устройства.Выход 1 сумматора 2 соединен с входом 5 блока Ф выделения наибольшего напряжения, второй вход 5 блока выделения наибольшего напряжения - с входом б сумматора и с выходом 7 блока 8 выделения модуля входного сигнала. Выход 9 блока выделения наибольшего напря жения связан с входом 10 сумматора.Выход 11 блока 12 вы аления модуля подключен к входу 13 сумматора, причем модул входного сигнала имеет отрицательную, по сравнению с вторым входным й выходным сигналами, полярность.При подаче йа входц 1 Ь т 5 папряжения О , на входы 1 б,17- напряжения ОуФИ 570 цЩ+фью ставитель Я Редактор И, ГруЭОЬ ред , Петробь Корректор Т.дороДа ба Изд. ЯО ираж б 2 1 однисио ППП 1 П Государственного комитета Совеа Мшшс ио делам изобретений н открытий Москва, 113035, Раушская наб 4 /6 1 рсднриятие атент, Москва, Г 59, Бережковская наб., 2 с выхода сумматора снимается напри-, жОНИВ ОХ = К 02 тт 2 ОЦНапряжение о поступает такжв на вход 5 блока Ф выделениянаибольшего напряжения. Больший из сигналов О или О подается на вход 10 ,умматора и с коэФициентом передачи К, суммирувтся с сигналами.При этом напряжение на выхо о лв сумматора (при вавенствв масштабов входндх и выходных величин) равноХ=Ф 2 "г"Ч эх прихц и15о=ки, -к,оц-к,о при цх что соответствует приближенному решению выраженияцк фя 1.аг 20КоэФФициенты Кт 1 К и К выбирают из условия минимизации ошибки. истодйчсская попрсивосп 3 оаааиаации уравнения нв 25 прввышавт 1%. предлагаемое устройство может ппимвняться в аналоговой технике и В устройствах автом 87 юки при ро шонии задач преобразования координат, определении составляющих воктова, определении воществоннй и мнимой частей комплексных чисел и теде ПРЕДМЕТ ИЗОБРЕТЕНИЯустройс 9 во для извлечения квадратного корня, содвржащвв два блока выдвлвния модуля, выходы которых подключены к первому и второ му входам трвхвходового суиатора, и блок выделения наибольшего напря. жвния, выход которого подключен к третьему входу трвхвходового сумма. тора, о т л и ч а ю щ в в с я твм, что, с целью расширения класса ре 1.", шаемых задач, один вход блока выде. лвния наибольшего напряжения подключен к выходу одного из блоков вылвлвния модуля, а другой входк выходу трвхвходового сумматора.
СмотретьЗаявка
1847803, 21.11.1972
ПРЕДПРИЯТИЕ М-5181
ВАСЕВ ВЛАДИМИР ПЕТРОВИЧ
МПК / Метки
МПК: G06G 7/20
Метки: извлечения, квадратного, корня
Опубликовано: 30.08.1974
Код ссылки
<a href="https://patents.su/2-441570-ustrojjstvo-dlya-izvlecheniya-kvadratnogo-kornya.html" target="_blank" rel="follow" title="База патентов СССР">Устройство для извлечения квадратного корня</a>
Сумматор-вычитатель по модулю
Номер патента: 1075259
Опубликовано: 23.02.1984
Автор: Кабанов
МПК: G06F 7/49
Метки: модулю, сумматор-вычитатель
...группу элементовИ, элемент ИЛИ и шифратор, причемуправляющие входы блока соединенысоответственно с первым входом элемента ИЛИ и первыми входами элементов И группы, вторые входы которыхсоединены соответственно с информационными входами с (ш+1)-го блокаи выходами шифратора, входы которого соединены соответственно с информационными входами с первого пош-й блоки, выходы элементов И группысоединены соответственно с входамиэлемента ИЛИ, начиная со второго,выход элемента ИЛИ является выходом блока,На. Фиг, 1 представлена схемасумматора-вычитателя по модулю; на.фиг. 2 - схема блока позиционногопризнака для случая ш=4 и оснований5, 7, 9, 11, 13 и 1 б.Сумматор-вычитатель по модулюсодержит блок 1 инвертирования кода,дешифратор 2, сумматор 3,...
Блок выделения каналов для устройства ввода информации
Номер патента: 882005
Опубликовано: 15.11.1981
Авторы: Алексеев, Светников, Чибисов
МПК: H04J 3/00
Метки: блок, ввода, выделения, информации, каналов, устройства
...блока 10 элементов ИЛИ, выход которого.подключен к входам блока 11памяти, первый выход которого является выходом устройства, а второй выход соединен с четвертым входом счетчика 7 всех блоков 1, кроме того,устройство содержит входы 12-4. 4Устройство работает следующим образом.В регистре 3 каждого блока 1 попрограмме заносится код номера тогоисточника, информацию от которого дол"жен воспринимать данный блок 1 вьщеления каналов.От источника измерительной информации на входы 12-14 устройства поступает соответственно маркер цикла,тактовый импульс слова и код номераисточника, Схема сравнения 2 производит сравнение кода номера источника.Прн совпадении номеров на выходе схема 2 Формирует сигнал, разрешающийпрохождение маркера цикла с шины...
Блок переноса сумматора
Номер патента: 1695293
Опубликовано: 30.11.1991
Авторы: Коваленко, Малинин, Сомов, Щетинин
МПК: G06F 7/50
Метки: блок, переноса, сумматора
...10 тока, проходит через открытый транзистор 7 на резистор 9. При этом нэ прямом выходе 16будет уровень напряжения, соответствующий логическому нулю (Р=О), а на ин-версном выходе 17 - уровень логическоиединицы (Р=1).Если А=1, В=О или А=О, В=1, то один изтранзисторов 1 и 2 откроется, и в зависимости от значения сигнала С ток, вырабатываемый источником 1 О тока, потечет либо врезистор 8 через открытый транзистор 4(при С=1), либо.в резистор 9 через открытый транзистор 6 (при С=О). В результатена выходах 16 и 17 устанавливаются значения Р=1, Р=О при С=1 или Р=О, Р=1 приС-О.Если А=1 и В=1, то транзисторы 1, 2, 3 и5 откроются, и независимо от значения сигнала С ток с источника 10 тока потечет через резистор 8. При этом на выходах 16 и 17...
Устройство для аварийного управления активной мощностью электростанции
Номер патента: 792482
Опубликовано: 30.12.1980
Авторы: Катаев, Макаревич, Подшивалов
МПК: H02J 3/24
Метки: аварийного, активной, мощностью, электростанции
...сигналов. Выход блока 14 сравнения соединен, во-первых, через переключатель 19 с первым входом пускового блока 20, второй вход которого подключен к выходу датчика 21 электромагнитной мощности, а выходы подключены к управляющим входам переключателей 2, 17, 19 (первый выход) и к управляющим входам переключателей 4, 22 (второй выход).Кроме того, выход блока 14 сравнения через переключатель 22 соединен со вхо-, дом эталонного блока 23, выход которого подключен к управляющему входу переключателя 24, а также выход блока 14 через переключатели 19, 24 соединен с первым входом исполнительного блока 25, ко второму входу которого через переключатель 18 подключен выход канала прямоугольных импульсов источника 5 стандартных сигналов.Работа...
Постоянное запоминающее устройство
Номер патента: 733025
Опубликовано: 05.05.1980
Авторы: Конопелько, Лосев
МПК: G11C 17/00
Метки: запоминающее, постоянное
...памяти слова, удовлетворяющие пункту бв записи информации, то на одном из выходов дешифратора 22 и на выходе элементов 21 ИЛИбудут единичные сигналы, а на остальных выходах дешифратора 22 нулевые сигналы. При этом сигналы с основных разрядных шин 4 проходят через сумматоры 5 на вхо 6ды селектора 9 без изменения, кроме сигнала с дефектного элемента памяти, состояние которого совпадает с программируемой информацией, который инвертируется на соответствующем сумматоре 5, Сигналы с выходов селектора 9, проходя через сумматоры 13, инвертируются единичным сигналом с выхода элемента 21 ИЛИ, Таким образом, для исправных элементов памяти и дефектного элемента памяти, состояние которого не совпадает с программируемой информацией,...
Предыдущий патент: Квадратор амплитудно-модулированного импульсного напряжения
Следующий патент: Синусно-косинусный преобразователь
Случайный патент: 88994