411644

ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ 4 П 644 Союз СоветскихСоциалистическихРеспублик етельстваЗависимое от авт, св 031 19/081742242/26-9) влено 07.11.1972 с присоединением заявкиПриоритетОпубликовано 15.1.1974, БюллетеньГосударственный комитетСовета Министров СССРпо делам изобретенийи открытий УДК 681.325(088.8 описания 27 Л,1974 та опубликова Авторизобретен В. Саморуков Заявитель ЛОГИЧЕСКИЙ ЭЛЕМЕН едлагаемого логичеодного из вариантовского элемента. Изобретение относится к классу транзисторных логических схем со связанными эмиттерами, которые являются основной элементной базой для построения ЗВМ высокого и сверхвысокого быстродействия и технологически выполняются в виде гибридных или полупроводниковых интегральных схем (ИС).Известны логические элементы, содержащие переключатель тока на транзисторах, коллекторы которых соединены с базами транзисторов выходных эмиттерных повторителей, подключенных эмиттерами соответственно к шинам прямого и инверсного выходного сигнала, два транзистора смещения по схеме с общим коллектором, два дополнительных транзистора.Предлагаемое устройство отличается от известных тем, что в нем первый и второй дополнительные транзисторы, включенные по схеме с общим коллектором, подключены коллекторами соответственно к шинам прямого и инверсного выходного сигнала, а базами - соответственно к эмиттерам первого и второго транзисторов смещения, соединенных базами соответственно с шинами инверсного и прямого выходного сигнала, в результате чего уменьшается рассеиваемая мощность выходных эмиттерных повторителей. На фиг. 1 представлена схема предлагаемо о логического элемента; на фиг. 2 - схемаЛогический элемент (фиг. 1) содержит переключатель тока на транзисторах 1 и 2 ирезисторах 3, 4 и 5, выходные эмиттерные повторители (ЗП) на транзисторах 6 и 7, транзисторы смещения 8 и 9 по схеме с общимколлектором, резисторы 10 и 11, дополнитель 10 ные транзисторы 12 и 13, которые вместе с ре-зисторами 14 и 15 представляют собой управляемые генераторы тока,Устройство работает следующим образом.15 На входе 1 расположен верхний уровеньсигнала. Ток, задаваемый резистором 5, протекает по инверсному плечу переключателятока через резистор 3 и транзистор 1, создавая падение напряжения на резисторе 5.20 Транзистор 2 закрыт, на резисторе 4 - падение напряжения от базового тока транзистора7. Из транзистора 7 в нагрузочный резистор16 течет ток, кроме того, небольшой ток течетв транзистор 13. Верхний уровень с выхода 125 (прямой выход) через транзистор 8 передается на базу транзистора 12, коллекторный токкоторого определяется выбором резистора 14,Нижний уровень сигнала с выхода 11 (инверсный выход) через транзистор 9 передает 30 ся в базу транзистора 13.Мороз Редакто орректор Н. Стельма аказ 1164/11 Изд,1181 ЦНИИПИ Государственного комитета Со по делам изобретений и от Москва, Ж-З 5, Раушская на, д. 4/5 ПодписнССР Типография, пр, Сапунова, 2 3При подаче на вход нижнего уровня напряжения ситуация меняется на обратную.Цепи управления дополнительных транзисторов (фиг. 2) Развязаны от выходных шин схемы, в результате ухудшение выходного фронта сигнала от нагрузочных емкостей не влияет на время включения дополнительных транзисторов, а ток переключателя тока задается постоянным специальным генератором тока. Предмет изобретения Логический элемент, содержащий переключатель тока на транзисторах, коллекторы которых соединены с базами транзисторов выходных эмиттерных повторителей, подключенных эмиттерами соответственно к шинам прямого и инверсного выходного сигнала, два транзистора смещения по схеме с общим кол.5 лектором, два дополнительных транзистора,отличающийся тем, что, с целью умень щения рассеиваемой мощности выходных эмиттерных повторителей, в нем первый и вто рой дополнительные транзисторы, включенные 10 по схеме с общим коллектором, подключеныколлекторами соответственно к шинам прямого и инверсного выходного сигнала, а базами - соответственно к эмиттерам первого и второго транзисторов смещения, соединенных 15 базами соответственно с шинами инверсного ипрямого выходного сигнала,