411568

ВС-. дс,евтентно-т:ока ли.:АИЗОБРЕТЕНИЯ Союз Советских Социалистицеских РеспубликК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Зависимое от авт. свидетельства-М. Кл. Н 026 3/38 Заявлено 14.Х,1970 ( 1484148/24-7 рисоединением заявкиосударственныи комитетСовета Министров СССРпо делам изобретенийи открытий3 ПриоритетОпубликовано 15.1,1974, Бюллетень2Дата опубликования описания 6 Х 1.1974. К 621,317.37(088.8) Авторыизобретения. Е. Поляков, А. А еико, В, П. Федотов и Ю, К. Шарнин явите УСТРОЙСТВО ДЛЯ СРАВНЕНИЯ ФАЗ ЭЛЕКТРИЧЕСКИХ ВЕЛИЧИНИзвестны устройства для сравнения фаз электрических величин с промежуточным пре. образованием фазового сдвига во временной интервал. Недостатком таких устройств является наличие отдельных узлов формирования и преобразования импульсов, что усложняет их схему.Для упрощения предлагаемое устройство содержит две логические схемы Запрет, основные входы которых зашунтированы стабилитронами, и выходы соединены со схемой ИЛИ. Запрещающий вход первой схемы Запрет соединен с основным входом второй схемы, а запрещающий вход второй схемы Запрет - с основным входом первой схемы.На чертеже дана схема описываемого устройства.Для ограничения амплитуды входного сигнала на входы 1 и 2 первой и второй логических схем Запрет, соответственно, включены стабилитроны. Первая схема Запрет выполнена на транзисторах 3 и 4, а вторая - на транзисторах 5 и 6. Коллекторы транзисторов 4 и 6 через схему ИЛИ, выполненную на диодах, подключены к выходу 7 устройства, Вход 1 первой схемы Запрет через резистор соединен с базой транзистора 6 второй схемы Запрет, а вход 2 второй схемы Запрет также через резистор - с базой транзистора 4 первой схемы Запрет. За сигнал в схеме принимают отрицательный потенциал. При отсутствии входных сигналов транзисторы 3 и 5 закрыты положительным напряжением смещения. Транзисто ры 4 и 6 открыты за счет отрицательного потенциала на коллекторе транзисторов 3 и 5, соответственно. На выходе 7 схемы сигнал отсутствует. При появлении сигнала на входе 1 и отсутствии его на входе 2 транзистор 3 от крывается, а транзистор 4 закрывается и навыходе 7 появляется сигнал (отрицательный потенциал), Сигнал на выходе появляется также при наличии сигнала на входе 2 и отсутствии его на входе 1. При появлении сигналов 15 на обоих входах 1 и 2 транзисторы 3 и 5 открываются, но транзисторы 4 и 6 открываются за счет подачи отрицательного потенциала на их базы со входов 2 и 1, соответственно, поэтому сигнал на выходе отсутствует.20 При использовании предложенного устройства в схемах защиты шин на каждый из входов 1 и 2 включают логические элементы ИЛИ, причем на входы одного из элементов 5 ИЛИ подключают зажимы промежуточныхтрансформаторов, подключенных к трансформаторам тока, обращенные в сторону шин, а на входы другого элемента ИЛИ - зажимы, обращенные в сторону от шин. При использо вании устройства в схемах защит трансфорКорректор Е, Хмелев Пейсочепк 1 едактор Подписноов СССР Тираж 722овета Миниоткрытийаб., д. 4/5 Изд.1183осударственного комитета по делам изобретений и Москва, Ж, Раушская Зак 15732 ЦНИИП нова ипография, пр. маторов к одному из элементов ИЛИ, выход которого связан со входом 1, подключают зажимы промежуточных трансформаторов, обращенные в сторону от защищаемого трансформатора, а к другому элементу ИЛИ, выход которого связан со входом 2, - зажимы, обращенные в сторону защищаемого трансформатора, Если устройство используют в качестве измерительного органа реле направления мощности, то на один из входов подают напряжение, пропорциональное току защищаемого присоединения, а па другой - напряжение, пропорциональное напряжению сети.Для регулирования угла срабатывания па выход устройства включают различные временные элементы или интегрирующий элемент,к выходу которого подсоединяют пороговыйэлемент. Предмет изобретенияУстройство для сравнения фаз электрических величин, содержащее две логические схемы Запрет, основные входы которых зашунтированы стабилитронами, а выходы соедипе ны со схемой ИЛИ, отличающееся тем,что, с целью упрощения, запрещающий вход первой схемы Запрет соединен с основным входом второй схемы, а запрещающий вход второй схемы Запрет - с основным входом 15 первой схемы.