410455

лат Союз Советскии Социалистических Республик6 11 с 11/О сударственный комитетСавета Миниатрав СССРпа делам изааретенийи аткрытий ПриоритетОпубликован 81,327.66 (088 74 та опубликования Авторыизобрете. А. Габоян и Р, К. Крмоян явитель ПАМЯТИ СИ ТРО 1 2,5 форматора 5 и обмотк соединены встречно и о и яб ИЗОБРЕ К АВТОРСКОМУ С Зависимое от авт. свидеЗаявлено 22.111,1971 (с присоединением заявк Изобретение относится к области вычислительной техники и может быть применено при проектировании запоминающих устройств большой информационной емкости.Известны устройства памяти системы 2,5 Д 5 с двумя проводами, в которых один провод использован в качестве адресного, а второй - в качестве адресно-разрядного и выходного.В существующих устройствах памяти совмещение адресно-разрядной и выходной об моток осуществляется за счет применения мостовых схем с дифференциальным трансформатором.Однако в таких устройствах памяти адресно-разрядные формирователи выдают ток, 15 равный полному току перемагничивания сердечников; сердечники в плечах должны быть расположены под углом 90 один относительно другого, а амплитуда помехи, возникающей от адресно-разрядных полутоков вследствие 20 дебаланса мостовой схемы, превышает в несколько раз величину полезного сигнала.Целью изобретения является уменьшение помехи от адресно-разрядных полутоков записи, 25Эта цель достигается введением в устройство памяти системы 2,5 Д двух трехобмоточных импульсных трансформатора. Причем первая обмотка первого трансформатора включена последовательно с адресно-разрядной шиной Зо первой секции, вторая обмотка первого трансформатора и третья обмотка второго трансформатора соединены согласно и подключены к выходу адресно-разрядного формирователя. Третья обмотка первого трансформатора со второй обмоткой второго трансформатора соединены встречно и подключены ко входам усилителя считывания. Первая обмотка второго трансформатора соединена последовательно с адресно-разрядной шиной второй секции.На чертеже приведена схема одного разряда устройства памяти системы 2,5 Д.ферритовые сердечники 1 расположены параллельно и прошиты адресно-разрядными шинами 2, образующими первую 3 и вторую 4 секции.Выходной трансформатор состоит из двух трехобмоточных трансформаторов. Первый трансформатор 5 имеет первую 6, вторую 7 и третью 8 обмотки, а второй трансформатор 9 - первую 10, вторую 11 и третью 12 обмотки,Обмотка 6 трансформатора 5 включена последовательно в первую секцию 3 шин 2, обмотка 7 трансформатора 5 и обмотка 12 трансформатора 9 включены согласно и подключены к выходу адресно-разрядного формирователя 13.Обмотка 8 транс а 11 трансформатора 9 под410455 Составитель В. Техред Е. Бор ка тор 3. Тарасова Подписное дактор Л. Утех 55 Тираж 591 го комитета Совета Министро изобретений и открытий -35, Раушская наб., 4/5 Изд.ударствен по делам Москва, Заказ 049/8 ЦНПИ Г Типографи апунова,ключены ко входам усилителя считывания 14. Обмотка 10 трансформатора 9 включена последовательно во вторую секцию 4 шин 2.Устройство работает следующим образом.При возбуждении формирователя 13 двух- полярные полутоки записи - считывания через трансформаторы 5 и 9 поступают на шины 2,При этом в каждом разряде оказывается выбранным один ферритовый сердечник. Во время такта записи индуктированные от адресно-разрядных полутоков э.д.с. в выходных обмотках 8 и 11 компенсируются, В результате на входе усилителя считывания помехи от этих токов отсутствуют. В режиме считывания полезные сигналы единицы и нуля индуктируются в выходной обмотке 8 или 11 в зависимости от месторасположения выбранного сердечника в шинах 2. Таким образом, в предложенном устройстве в выходных трансформаторах совмещаются две функции: передача адресно-разрядного тока и считывание информации. Предмет изобретения Устройство памяти системы 2,5 Д, состоящееиз накопителя, сердечники которого прошиты 5 адресно-разрядными шинами, разделеннымина две секции и подключенными к формирователям адресно-разрядных полутоков записи - считывания и усилителям считывания, отличающееся тем, что, с целью умень щения помех от адресно-разрядных полутоковзаписи, оно содержит два трехобмоточных импульсных трансформатора; причем первая обмотка первого трансформатора включена последовательно с адресно-разрядной шиной 15 первой секции; вторая обмотка первого трансформатора и третья обмотка второго трансформатора соединены согласно и подключены к выходу адресно-разрядного формирователя; третья обмотка первого трансформатора со 20 второй обмоткой второго трансформатора соединены встречно и подключены ко входам усилителя считывания; первая обмотка второго трансформатора соединена последовательно с адресно-разрядной шиной второй секции.