Однофазный инверсный д-триггер

ОПИСАНИЕ 4 ОИ 67ИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Своз Советских Социалистических,РеспублинЗависимое от авт. овидетельст Кл. Н 03 с 3286 11,1971 ( 1728839/26-9) аявлен присоединением заявкиПриоритет Опубли ков Гасударственный комитеСовета Министров СССРао делам изобретенийи открытий УД 1 х 681.326.34(088.8 22,Х.1973. Бюллетень4 ковашпя ошеацц,5.1974 ата оп вторы зобретен. Мансуров 3 аявител НОФАЗНЪЙ ИНВЕРСНЫЙ Д-ТРИГГЕР Изобретение относится к области вычислительной техники и предназначено для построеия управляющих вычислительных систем. Известно устроиство, содержашее двухвхо довую схему ИЛИ - НЕ, два блокирующих транзистора и-типа и два вецтильцых транзистора р-типа, входную, тактирующую, выходную и общую шины.Такой триггер имеет относительно большое 10 количество транзисторов и квазистатический режим работы, не обеспечивающий длительного хранения информации, вследствие чего ограничивается построение ца этих триггерах управляющих вычислительных систем. 15Для обеспечения длительного хранения информации и упрощения триггера, в цем истоки блокирующих транзисторов соединены с общей шиной, стоки первых вентильного и блокирующего транзисторов подключены к 20 первому входу двухвходовой схемы ИЛИ - НЕ, стоки вторых вентильного и блокирующего транзисторов - ,к второму входу двухвходовой схемы ИЛИ - НЕ. Затворы первых вецтильного и блокирующего транзисторов 25 соединены с истоком второго вентильного транзистора и с тактирующей шиной, затводы вторых вентильцого и блокирующего транзисторов - с выходом двухвходовой схемы ИЛИ - НЕ и с выходной шиной, а исток зО первого вецтильцого транзистора связан с входной шиной,На чертеже показана принципиальная схема одцофазного инверсного Д-триггера, собранного ца вентильных транзистрах р-типа 1 и 2, блокирующих трандисторах и-типа 3 и 4, транзисторах 5 - 8 схемы ИЛИ - НЕ,Выходом а триггера является выход двухвходовой схемы ИЛИ - НЕ, к входам которой подключены вецтильцые транзисторы ртипа 1 и 2 и блокирующие тразцсторы и-тина 3 и 4. Истоки блокирующих транзисторов заземлены, стоки первых вентильцого 1 и блокирующего 3 транзисторов объединены и подключены к первому входусхемыИЛИ - ПЕ, Стоки вторых вецтильцого 2 и блокирующего 4 транзисторов объединены и подключены к второму входу схемы ИЛИ - НЕ.Затворы первых вецтильного и блокирующего транзисторов объединены с истоком второго вентильного транзистора, образуя тактирующий вход Т триггера, Затворы вторых вецтильцого и блакирующего транзисторов соединены с выходом Я схемы ИЛИ - НЕ, а исток первого вентцльного транзистора является информационным входом Д триггера.Трцггетельнойцое со р тактируется импульсами отрицаполярносги ( - ). Рассмотрим исходстояцие триггера, когда ца его07/13 Изд. Л% 2077ЦИИИПИ Государственного компо делам изобретМосква, Ж.35, Рау Зак Тираж 780тета Совета Министров Сий и открытийская наб., д, 4/5 одписно Типография, пр. Сапунова входе Т присутствует сигнал +, Предположим, что в исходном состоянии в триггер записана 1, т. е. на выходе Я присутствует сигнал +. Сигнал + на входе Т закрывает транзистор 1 и открывает транзистор 3. Низкий уровень ( - ) на стоке транзистора 3 закрывает транзистор 5 и открывает транзистор 6. Сигнал + на выходе открывает транзистор 4 и закрывает транзистор 2. Низкий уровень ( - ) па стоке транзистора 4 закрывает транзистор 7 и открывает транзистор 8. Открытые транзисторы 6 и 8 и закрытые транзисторы 5 и 7 обеспечивают присутствие па выходе Я сигнала +, т. е. триггер находится в состоянии 1.Во время записи в триггер О на входе Д присутствует сигнал +, на входе Т - сиг- нал- . На выходе Я, соответственно, находится сигнал +. Сигналвна входе Т открывает транзистор 1 и закрывает транзистор 3. Сигнал + па входе Д открывает транзистор 5 и закрывает транзистор 6. Уровень, близкий к потенциалу земли ( - ), через открытый трапзистор 5 проходит на выход Я, означая запись в триггер О. Сигнал-с выхода Я через цепь обратной связи открывает транзистор 2 и закрывает транзистор 4. После окончания тактирующего импульса, т. е.,когда на входе Т появляется сигнал +, этот сигнал проходит через открытый транзистор 2, открывает транзистор 7 и закрывает транзистор 8, Это подтверждает на выходе Я сигнал- . Таким образом, когда отсутствует тактирующий импульс, триггер удерживается в состоянии О благодаря действию цепи обратной связи.Рассмотрим процесс записи в триггер 1.В этом случае на входах Д и Т и на выходе Я присутствуют сигналы- , Сигнал-на входе Т открывает транзистор 1, сигнал-на входе Д, пройдя через транзистор 1, открывает транзистор 6 и закрывает транзистор 5. Сигнал-на выходе Я открывает транзистор 2 и закрывает транзистор 4. Сигнал-на выходе Т, пройдя через открытый транзистор 2, открывает транзистор 8 и закрывает транзистор 7. Закрьтые транзисторы 5 и 7 и открытые транзисторы 6 и 8 обеспечивают появление на выходе Я сигнала +, что означает запись в триггер 1, После Окончания тактирующего импульса, сигнал + на входе Т закрывает транзистор 1 и открывает транзистор 3. Низкий уровень ( - ), близкий к потенциалу земли, пройдя черсз открытый транзистор 3, закрывает транзистор 5 и открывает транзистор 6.Сигнал + на выходе Я через цепь обратной связи открывает транзистор 4 и закрыва ет транзистор 2. Низкийуровень ( - ), близкийк потенциалу земли, пройдя через открытый транзистор 4, открывает транзистор 8 и закрывает транзистор 7. Открытые транзисторы 6 и 8 и закрытые транзисторы 5 и 7 обуслов ливают сохранение состояния 1 триггера вотсутствии тактирующего импульса. 15 Однофазный инверсный Д-триггер на МОПтранзисторах с взаимодополняющей симметрией, содержащий двухвходовую схему ИЛИ - НЕ, два блокирующих транзистора и-типа и два вентильпых транзистора р-типа, 20 входную, тактирующую, выходную и общуюшины, отличающийся тем, что, с целью обеспечения длительного хранения информации и упрощения триггера, истоки блокирующих транзисторов соединены с общей шиной,сто ки первых вентильного и блокирующего транзисторов подключены к превому входу двухвходовой схемы ИЛИ - НЕ, стоки вторых вентильного и блокирующего транзисторов подключены к второму входу двухвходовой 30 схемы ИЛИ - НЕ, затворы первых вентильного и блокирующего транзисторов соединены с истоком второго вентильного транзистора и с тактирующей шиной, затворы вторых вентильного и блокирующего транзисторов 35 соединены с выходом двухвходовой схемыИЛИ - НЕ и с выходной шиной, а исток первого вентильпого транзистора соединен с входной шиной.