Устройство для усиления и селекции сигналов
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Текст
Еоессюв :.оэокэабибпио - в 4 О 4127 ОПИСАНИЕ ИЗОБРЕТЕНИЯ Союз Советских Социалистических РеспубликК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Зависимое от авт, свидетельстваМ. Кл. б 11 с 7/02 Заявлено 13.ХН,1971 ( 1724049/18-24) с присоединением заявки иоритет Тосударственный иомит Совета Министроа ССС по делам изобретений и открытийДК 681,327.66(088.8 Опубликовано 26,Х.1973. Бюллетень43 Дата опубликования описания 20.111.1974 Авторыизобретени Л, Усов и Л. А. Колоск Заявитель СТРОЙСТВО ДЛЯ УСИЛЕНИЯ И СЕЛЕКЦИИ СИГНАЛОВ МАГНИТНЫХ ЗАПОМИНАЮЩИХ УСТРОЙСТВ СО СЧИТЫВАНИЕМ БЕЗ РАЗРУШЕНИЯ ИНФОРМАЦИИобласти вычисли- и к запоминающим м без разрушени показана селекции диаграмм Изобретение относится ктельной техники, в частностустройствам со считывание яинформации.Известны устройства усиления и селекции, вкоторых обмотка считывания подключена ковходу усилителя считывания.Цель изобретения - повышение быстродействия схемы усиления и селекции за счетуменьшения возможного смещения строба относительно считываемого сигнала,В предложенной схеме усиления и селекцииэто достигается тем, что дополнительно введены усилитель, триггер и схема совпадения,причем вход дополнительного усилителя подключен к обмотке считывания параллельновходу основного усилителя, а выход - ко входу триггера, выход которого подключен ковходу схемы совпадения, другой вход которойподключен к выходу основного усилителя считывания.На фиг. 1 схема устройства дляусиления и сигналов; на фиг. 2 -временная а, поясняющая работусхемы.Схема состоит из однополярного усилителя1, двухполярного дополнительного усилителя2, триггера со счетным входом 3 и схемы совпадения 4. 2Сигнал с запоминающего устройства поступает параллельно на вход однополярного усилителя 1 и вход двухполярного усилителя 2.При этом на выходе двухполярного усилителя как в случае логического О на входе (фиг. 2 а), так и в случае логической 1 (фиг. 2 б) будет два импульса (фиг. 2 д), соответствующие по времени фронтам импульсов считывания с учетом задержки, возникающей 10 при считывании конкретного числа.При считывании сигнала логического О(фиг. 2 а) или логической 1 на выходе однополярного усилителя 1 будут сигйалы, по времени соответствующие переднему фронту сиг нала считывания (фиг, 2 в) для О или заднему фронту (фиг. 2 г) для 1 также с учетом задержки, возникающей при считывании данного числа.Таким образом, на выходе усилителя 1 по являются сигналы считывания, несущие информацию, а на выходе усилителя 2 - сигналы, жестко привязанные к сигналам считывания, но независящие от считываемой информации.25 Дальнейшая задача состоит в выделениисигнала логической 1, которая может быть решена, например, с помощью триггера и схемы совпадения. Сигнал с выхода триггера (фиг. 2 е), задержанный на величину длитель404127 лръ лог гд или лог 1 лог.1 остзвптелв Е. Иванее Текред Т. Мироновкорректор В. М(олудева агребел акто Изд. Лв 168 Тираж 576 И Государственного комитета Совета Минис по делам изобретений и открытий Москва, Ж, Раушская наб., д. 415Подписноев СССР каз 609,11 Ципография, пр. Сапунова ности считываемого сигнала (за счет внутренней задержки или с помощью дополнительного элемента задержки), используется как разрешающий сигнал, поступающий на схему совпадения, которая выделяет сигнал логической 1 (или 0) (фиг. 2 ж). Предмет изобретения Устройство для усиления и селекции сигналов магнитных запоминающих устройств со считыванием без разрушения информации, со 4держащее усилитель считывания, подключенный к обмотке считывания запоминающето устройства, отличающееся тем, что, с целью повышения быстродействия работы устройства, оно дополнительно содержит усилитель, триггер и схему совпадения, причем вход дополнительного усилителя подключен параллельно входу основного усилителя, а выход - ко входу триггера, выход которого подключен 10 ко входу схемы совпадения, другой вход которой подключен к выходу основного усилителя считывания.
СмотретьЗаявка
1724049
Ю. Л. Усов, Л. А. Колосков
МПК / Метки
МПК: G11C 7/02
Метки: селекции, сигналов, усиления
Опубликовано: 01.01.1973
Код ссылки
<a href="https://patents.su/2-404127-ustrojjstvo-dlya-usileniya-i-selekcii-signalov.html" target="_blank" rel="follow" title="База патентов СССР">Устройство для усиления и селекции сигналов</a>
Усилитель считывания
Номер патента: 326635
Опубликовано: 01.01.1972
Автор: Трусилов
МПК: G11C 7/04
Метки: считывания, усилитель
...токовые импульсы интегрируются как птослс стробировацця токовымиимпульсами между воздействием входных сигналов (в момент считывания), то, очевидно, в случае многократного повторения знака входных сигналов может произойти разбалансировка усилителя, Чтобы этого нс случилось, следует обеспечить большее компенсирующее действие стробирующих токовых импульсов между моментами считывания. Это достигается выбором большей амплитуды или большей длительности компенсирующих токовых импульсов в сравнении с амплитудой или длительностью стробирующих токовых импульсов в момент считывания.Так как в момент стробирования усилителя выходной сигнал появляется на одном из двух выходов схемы независимо от наличия или отсутствия на входе управляющего...
Усилитель считывания
Номер патента: 374656
Опубликовано: 01.01.1973
Автор: Старовойтов
МПК: G11C 7/02
Метки: считывания, усилитель
...дифференциальный каскад соединен через нагрузочный резистор 25 с входом бистабильной схемы, построенной на транзисторе 2 б и туннельном диоде 27.Транзистор 28 используется для блокирования туннельного диода, Резистор 29, подключенный к базе транзистора 28, задает базовый ток этого транзистора. Резистор 30 задает ток блокировки туннельного диода. Резистор 31 является коллекторной нагрузкой транзистора 2 б. К выходным клеммам 32 - 35 подключены источники питания Е=20 в, - Е,= - 15 в, - Ез= - 20 в, - Е 4= - 25 в. С входной клеммой 3 б соединен формирователь тактовых стробирующих импульсов, а с клеммой 37 - формирователь коротких стробирующих импульсов, осуществляющий временную селекцию сигнала считывания. Входной сигнал подается с клемм 38...
Усилитель считывания
Номер патента: 495764
Опубликовано: 15.12.1975
Автор: Сосин
Метки: считывания, усилитель
...каска,и накопительпыц элеУсилитель работает слс;уощим образом.Усиление сигнала производцтся последовательно в дпфферен;пальном каскаде 1 и предвярительноз Каскаде 2. Усиленный сигнал выделяется п стробпруется амплцтудновремснным дискриминатором 3.В интервале време:и:, когда помехи п сцг нал отсутствуют, па вход коммутпруощсгокаскада 4 подастся пьнугьс,Ком.;ттпрм 0- щпй каскад подклочает накопительный эгсхен 5 к Вьхо;д прсдвя;цтельнОГО кскаля 2.Прп этом прсдвярптслыый каскад оказыва ется охваченным глубокой отрицательной об.ратной связью, тяк кяк накопптельныц элемент 5 соединен со вторым входом этого каскада.11 акопптельцый элемент 5 прц этом заря ждется до некоторого уровня. зявпящего ОтПОСТОЯ Н Ной СОСТЯ ВГ 5 ОП С ВХОДНОГО...
Усилитель считывания
Номер патента: 531192
Опубликовано: 05.10.1976
Авторы: Домнин, Маковий, Савлук, Федоров
МПК: G11C 7/06
Метки: считывания, усилитель
...источники тока 3, 4, транзисторы 5, 6 противоположного типа проводимости, 531192резисторы 7 - 9, инверсно включенные транзисторы 10, 11, промежуточный усилительный каскад 12 и логический каскад 13,Усилитель считывания работает следующим образом.При подаче сигнала "О" с микромощной логической ячейки на вход Т усилителя считывания коллекторный ток транзистора 1 резко уменьшается. При этом на вход 1 усилителя считывания подается сигнал "1", Положительный импульс на. пряжения на коллекторе транзистора 1 отпирает инверсно включенный транзистор 10 и за счет источника тока 4 он вводится в режим насыщения. В результате потенциал эмиттера становится близок потенциалу его коллектора, потенциал базы трачзистора 10 - потенциалу его коллектора, и...
Усилитель считывания
Номер патента: 1015435
Опубликовано: 30.04.1983
Автор: Мещанов
МПК: G11C 7/06
Метки: считывания, усилитель
...состоками первого и второго коммутирующих транзисторов, истоки которыхсоединены соответственно с истокамитретьего и четвертого коммутирующихтранзисторов и являются первым ивторым входами усилителя считывания,стоки разделительных транзисторовсоединены соответственно с истокамитретьего и четвертого коммутирующихтранзисторов, затворы которых соединены со второй шиной управления, затвор и исток первого разделительноготранзистора соединены со стоком первого ключевого транзистора, затвор иисток второго разделительного тран-зистора соединены со стоком второгоключевого транзистора, истоки транэисторов разряда соединены ео стоком ключевых транзисторов соединены соотщие транзисторы 3 и 4, шину 5 пита.ния, транзисторы,6 и 7 разряда, шину 8 н 1...
Предыдущий патент: Устройство для шагового перемещения носителя записи
Следующий патент: Ячейка оперативной памяти
Случайный патент: Способ получения дифенилтиофосфонгидразинов