402150

4 О 2150 Союз Советски)СоциалистическихРеспублик Зависимое от авт. свидетельств 03 1 19581 26-9) влено 19,1.1971 ( присоединением за вки Ъе Гасударственнай комитет Саввта Министрав СССР па делам иаааретений и открытийПриорит бликовано 12.Х.973. Бюллетень41 1.394.14 (088.8) 5.11. 1974 а опуоликования описан Авторы зобрстен лоус 1 ль и О. аявитсл ДИРОВАНИЯ ЦИКЛИЧЕСКИХ КОДОВ УСТРОЙСТВ к вычислительнон быть использовама информации из Изобретение относитсятехнике. Устройство можетно в аппаратуре для приеканалов с помехами.Известны устройства декодирования циклических кодов, содержащие регистр кодопреобразователя, подключенный к полусумматору и выходному регистру.Предлагаемое устройство отличастс от известных тем, что выходные сигналы старших разрядов параллельного кода формируются в элементах памяти выходного регистра, а выходные сигналы младших разрядов - в элементах памяти регистра кодопреобразоватсля, причем количество разрядов выходного регистра равно количеству проверочных элсментов кода. Это позволяет упростит 1 схему и повысить се надежность.На чертеже представлена функциональная схема устройства декодирования циклического кода 15, 10, т. е. 15-разрядного циклического кода, содержащего десять информационных и пять проверочных элементов, Образующий полипом этого кода Р=Х+Х 4+Х+1.Кодопреобразователь 1, проверяющий прнчимаемую информацию на соответствие зако 4 у построения указанного выше циклического кода путем суммирования значений определенных элементов кодового блока и последующей проверки получающихся сумм на четкость, состоит пз 10-разрядного регистра сдвига 2, содержащего однотипные ячейки памяти 3, и полусумматора 4. Входы полусумматора соединены с выходами некоторых ячеек па мяти, номера которых определяются закономпостроения используемого циклического кода.Выход ячейки памяти старшего разряда соединен со входом выходного пятнразрядного регистра сдвига 5, содержащего ячейки пао мяти 6, аналогичные ячейкам памяти 3 регистра сдвига 2.Информация, поступающая из канала связи в виде временной последовательности импульсов, вводится в регистр сдвига 2. Этот 5 регистр заполняется после ввода в него последнего (десятого) информационного элемента кодового блока. Затем с вводом в регистр каждого проверочного элемента кодового блока на входах полусумматора появляются сиг- О палы о значениях элементов кодового блока,подлежащих сл мированшо при одной, двух, трех, четырех и, наконец, пяти проверках на четность. На выходе полусумматора 4 при этом появляются сигналы о результатах каж дой проверки. В зависимости от результатовпроверок разрешается или запрещается расшифровка прппятого кодового блока. Одно.временно по мере ввода в регистр 2 проверочных элементов кодового блока первые его О элементы переписываются из ячейки памятиИзд. М 97 Государсгвснног по делам изо Москва, Ж-З 5, Тираж 780комитета Совега Министровбретений и открытийРаушская наб., д. 4,5 Заказ 272/11Ц 11 И 1 ПодписноеССР ипография, пр. Сапунова, 2 3 старшего разряда регистра 2 в ячейки памяти 6 выходного регистра 5.Таким образом, после ввода в регистр последнего (пятнадцатого) элемента кодового блока в ячейках памяти 3 регистра сдвига 2 и ячейках памяти 6 выходного регистра сдвига 5 оказываются записанными сигналы комбинации параллельного (пространственного) кода, соответствующие принятому кодовому блоку. При этом первые пять элементов кодового блока (информационные) оказываются записанными в ячейки памяти 6 выходного регистра сдвига 5, а остальные - в ячейки памяти 3 старших разрядов регистра сдвига 2. Эти сигналы подлежат далее расшифровке с помощью дешифратора (в случае появления на выхоед полусумматора 4 сигнала четно).Проверочные элементы кодового блока записываются в ячейки памяти 3 младших разрядов регистра сдвига 2.Таким образом, при введении выходного регистра сдвига 5 ячейки памяти 3 регистра сдвига 2 кодопреобразователя 1 используются также в качестве элементов выходного регистра. Такое совмещение исключает расшифровку ложной информации, так как функции 5 выходного регистра и кодопреобразователявыполняются одними и теми же элементами. 10 Устройство декодирования циклических кодов, содержащее регистр кодопреобразователя, подключенный к полусумматору и выходному регистру, отличающееся тем, что, с целью упрощения и повышения надежности 15 схемы, выходные сигналы старших разрядовпараллельного кода формируются в элементах памяти выходного регистра, а выходные сигналы младших разрядов - в элементах памяти регистра кодопреобразователя, при чем количество разрядов выходного регистраравно количеству проверочных элементов кода.