Двухступенчатый дешифратор
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Текст
Об Союз СоветскихСоциалистических еспубли ТОР СИОМ ависимсе от явт. св 611 с 7 11.1972 Я 51 13 Л Е Н с присоединением зая Государственный ковитеСовета Министров СССРпо делам изобретенийи открытий Приорите Опублико 681,825.53(088.8) но 27,Х Дата опчб 1 икя 1 И 5 А)торы зобрстсния В. П. Андреев, И, И. Баранов, В. Г. Вигдорчик, Е. И, Гуревич,Е. В. Малофеев, Ж. П, Мандич, А. Н, Самарин и С. М, Смелова Я 511)И ГСГ ВУХСТУПЕНЧАТЫЙ ДЕШИФРАТОР Изобретение относится к вьчисгН) сльно технике и ожст оыть использояО в МОЗХ, я также 13 систс.як Я 1)то.1 атики дл 51 иостросния разветвленных;ОГП 1 сских схем.Известен двухступенчатый дешифратор, 5 каждая из ступсисй котороГО содержит .я Г- нитный переключатель тока, состоящий из дроссс;сй с Обз 0 каГи уп 1)11)лсни 51, чстаио 3 к)1 и считывания и диодов, включенных послсдователыо с оозотками управления, Однако при 10 увеличении количества выходов дсшифраторя ухудшаются псрсднии фронт импульса считыания и сго амплитуда, а сзедовятсльно, увсличивастс 51 мопНость потрсблсии 51. К 1)озс того, в дсшифраторях с числом выходов более 15 128 возрастают паразитные связи дсшифратора с иаОпитс;см, что при)одиг к усложнению схемы упр Я 3;сиия ВЪ, к ведсник) схем стро. бирования, стабилизации тока считывания, фораПру 0 цгх элементов, 20Целью изобретения является повышснис на. дсжности рабопя двухступенчатого дсшиф)1- тора, построенного ня мачшпых псрсклочятелях тока, Зто достигастся тем, что дешифратор содержит во второй ступени, н ы)ходов 2 б которой разбиты на т груни, дополнитсльныс диоды и уиралясмые дроссели с обмоткачи управгсн 51, усгановки и запирающими обмотками; начала запирающих Омоток )прав:1 ясмых дроссс;сй через допогпштельныс диоды ЗО подклочсны к соответсгвующим группам ыходов 13 тОрОЙ с унсн и дсии фр ят 01) я, а кон -- иИнс гНт;ния:снн)р;1 К)1)1; Об)зотк у и р я51 с н 15н ) 1 н51 с а 1х д ) О с с с,1 с Й с 0 с д и н сны с ыхо;ами и,)Ой сгчпс:и дсннфр;ар 3, я обмотк устянокн этих дросселей включспослс:10,Тсн) с обаткачи ) стано)ки др Осселе Й 1)то)ОЙ с Г) пенн:син)1)тора. П р и Н 1 и3 Я,1 ь и 1 51 С х С1 н 1) С, 50 5 к С 11110 Г 0 доии 1)ря Оря ПЗО )яжси) П 1 Сртс)кс,Вторя) с ГупНь .сниф)я 1 Ор 1 содс 1)жит дросссл зяги Гн 10 нс)ск,1101)Тсля тока С, - Си х и р а 355 со.с) )сссз и Др) - -Др,. Кяждыи д 1)осе м;Гиитн) п)скг)тес 5 тока имеет Обч к упре 3,с,П 5 13)и, Обмотк 3 У Устан 013 ки 1 г и б)1)1 У очи ы 31 НН 51 137 Каждый уиралясмыи:р;сель изсе омотку управлс:Пя 1 Г, Обчод )ста 03 ки 1 Г,. и загнряоирюч)гку 11 з. Ьход. тороп ступени дсшифрагра разбиты:Я г групп, к кот 0 р ы м ч с р с 3 .10 и ол и н т с )1 ь и 1 с, и д. 11, 1- , 1 и иодк,1 Г)1 си) н 11 Я ЛаниПибзоток 13 д упр я 13 1 51011) к 11 росел си 1 р11)111. КОН пы ЭТИХ ООТОК По.К 1 К)ЧСЫ К 0 НСЙ гиинс Ин. тания ашифратор;. Обм ки уирявлсня 11ч,) )13.1 510)1 Ы 1) се с)11, грД 111) СОС- диигны с в х):з 1 Н иср 1)ОЙ с Г псин дснн 1)11- тора, Я )бхОГкн устан 01)ки Г, эги. дроссслсй 1 к 1 К)сиНос)с,103Сгь) с 000 Гкя мичсянОки 13,р)сссгСЙ (. - ( о.
СмотретьЗаявка
1766250
Авторы изобретени витель В. П. Андреев, И. И. Баранов, В. Г. Вигдорчик, Е. И. Гуревкч, Е. В. Малофеев, Ж. П. Мандич, А. Н. Самарин С. Смелова
МПК / Метки
МПК: G11C 11/36, G11C 8/10
Метки: двухступенчатый, дешифратор
Опубликовано: 01.01.1973
Код ссылки
<a href="https://patents.su/2-399005-dvukhstupenchatyjj-deshifrator.html" target="_blank" rel="follow" title="База патентов СССР">Двухступенчатый дешифратор</a>
Устройство для управления сверхоперативной буферной памятью мультипроцессорной эвм
Номер патента: 980097
Опубликовано: 07.12.1982
МПК: G06F 13/06
Метки: буферной, мультипроцессорной, памятью, сверхоперативной, эвм
...устройства, первый вход селектора является канальным входом идентификаторов устройства, второй вход селектора является входом связи с процессорами устройства, управляющий вход селектора идентификаторов соединен с выходом блока приоритетов и управляю55 щим входом селектора кодов защиты, группа входов блока приоритетов и его первый, второй и третий входы,7 . 98 ется выходом устройства, а выходы сравнения соединены с входами перво. го элемента ИЛИ, выход которого является выходом наличия инФормации устройства и соединен с первыми входами первого и второго элементов И, второй вход второго элемента И соединен с третьим выходом регистра идентификаторов буферной памяти,Блок анализа, содержит первую груп пу из а (щ - целое число)...
Мостовой инвертор
Номер патента: 855904
Опубликовано: 15.08.1981
Авторы: Давиденко, Куликов, Руденко, Солецкий
МПК: H02M 7/537
...усилителя 5 мощнос тн, выходной трансформатор 6 которого имеет две одинаковые первичные обмотки. Начало первой обмотки 7 может коммутироваться через диод 8 н открытый транзистор 9 на минусовой входной вывод, а с плюсовым входным выводом соединено через диод 10. Отвод дан. ной обмотки через открытый транзистор 11 мо. жет соединяться с минусовым входным выводом, а конец ее через транзистор 12 - с плю. совым входным выводом, Первичная обмотка 13 может коммутироваться началом через транзистор 14 к плюсовому входному выводу, а к минусовому вьводу - отводом через транзистор 15 и концом через диод 16 и транзистор 17, Диоды 18 и 10 служат для ограниче. ния величины напряжения соответственно конца обмотки 13 и начала обмотки 7, за счет чего...
Устройство для умножения полиномов многих переменных
Номер патента: 922732
Опубликовано: 23.04.1982
МПК: G06F 7/52
Метки: многих, переменных, полиномов, умножения
...являются вторым входом арифметического блока.На фиг, 1 представлена структурная схема предлагаемого устройства; на Фиг. 2 - структурная схема блока управления; на фиг. 3 - функциональная схема блока регистров; на фиг.4 . функциональная схема блока сравнения; на Фиг. 5 - функциональная схема блока счетчиков; на фиг, б -,функциональная схема второго блока памяти; на Фиг. 7 - функциональнаясхема третьего блока памяти; на Фиг, 8 - функциональная схема арифметического блока,Устройство содержит блок 1 счетчиков, блок 2 памяти, блок 3 регист-,ров, блок 1 сравнения, блок 5 регистров, сумматор б, схему 7 сравнения, блоки 8 и 9 памяти, арифметический блок 10, блок 11 управления.Блок 11 управления предназначендля выработки сигналов управленияи...
Устройство для регулирования скорости поезда
Номер патента: 1066854
Опубликовано: 15.01.1984
Авторы: Гуревич, Передера, Скороходов, Стригун
МПК: B60L 15/20
...контакт .;реле стоянки поезда, тормозное реле, в цепь питания которого включен контакт реле контроля скорости, причем первый тыловой кон,такт тормозного реле включен в цепь питания аппаратов управления замещением электрического тормоза пневматическим, снабжено реле контроля включения аппаратов управления замещеяием электрического тормоза пневматическим, тыловой контакт которого включен вцепь питания реле резерв. уого управления последовательно с первым контактом кнопки резервного управления и реле. контроля включения контроллера осЮВВого управления, в цепь питания кото10668544р ый контакт койтроллера троля включения аппаратов управлеййя за. рого включен пятый к нтосйовйого управления, при этом в цепь пи- мещением электрического...
Акселерометр
Номер патента: 1825144
Опубликовано: 10.04.1995
Авторы: Баженов, Соловьев, Штыков
МПК: G01P 15/08
Метки: акселерометр
...поеерхног1 ыакустических волн, имеющи основаниечувствительный эле)ет рэзмеч.,ныенэ нем линии задержки с вход.мивыходными всгре 10-1)тыреяымл преобтельную полярность. В формировагеле пульсов 17 из синусоидальногс сиг эла втг)- рого ПАВ-генератора на линии эадеркки ВШП 6, 7 формируются импульсные сигналы с отрицательной полярностью иь:.)ульсов,На один иэ входов реверсивного счетчика 19 поступают положительные импульсы, на второй вход - отрицательные импульы. Так как частоты ПАВ-генераторов выбраны равными, то частота выходного сигнала ре версивного счетчика 19 равна нулю, Сигнаг с реверсивного счетчика 19 является выходным сигналом аскелерометра, и его отсутствие означает отсутствие ускорения,Поступающие на яходы симметричОГ. импульсного...
Предыдущий патент: Матрица
Следующий патент: Дешифратор адреса для запоминающих устройств
Случайный патент: Прибор для отбора проб сыпучих тел