Ппрппюгмя

Номер патента: 1095189

Опубликовано: 30.05.1984

Авторы: Ефимов, Козлов, Корнеев, Лукошкин

МПК: G05B 19/4103

Метки: адаптивный, интерполятор, линейный, цифровой

...на фиг. 2 - схема блока вычисления интервала интерполяции; на фиг. 3 - схема блока вычисления при7ращения; на фиг. 4 - схема блока формирования массива слагаемых; на фиг. 5 - схемы накапливающего сумматора; на фиг, 6 - эпюры, поясняющие работу интерполятора; на фиг. 7 и 8 - 5 эпюры сигналов основных блоков интерполятора.Устройство (фиг. 1) содержит первый 1 и второй 2.(многоразрядные) регистры сдвига с отводами длинойО ячеек, разрядность регистров соответ. ствует разрядности обрабатываемых операндов, многовходовый сумматор 3 с делением результата суммирования на 2 , третий (многоразрядный) регистр 4 сдвига длиной с ячеек, регистр 5 хранения, накапливающий сумматор 6, коммутатор 7, блок 8 вычисления интервала интерполяции блок 9...

Номер патента: 543940

Опубликовано: 25.01.1977

Авторы: Голяшов, Катилас

МПК: G06F 11/00

Метки: кодов, коррекции, регистра

...на4вход устройства в момент изменения положения, На диаграмме 20 представлены им. -пульсы предварительного опроса первогои второго элементов И, поступающие на 45первый имцульсный вход 17. На диаграм.ме 21 изображены импульсы сброса регистра 1, На диаграмме 22 представлены импульсы переноса кода датчика в регистр 1,а на диаграмме 23-задержанный импульс.Устройство работает следующим образом,Пустьп -разрядный регистр 1 имеет восемь разрядовт) = 8), код изменяется всторону увеличения и корректируемым разрядом будет восьмой. В некоторый моментвремени в регистре устанавливается код"127". Третий дешифратор 7, выполненныйна код 2 -1, выдает разрешающий поЛ тенциал для второго элемента И 9 На первый вход устройства 17 одновременно с импульсом...

Номер патента: 557365

Опубликовано: 05.05.1977

Авторы: Бабаян, Крыленко, Петрушин, Сахин, Типалин

МПК: G06F 13/06

Метки: базовых, коррекции, регистров

...массивов,обьявленных в данной подпрограмме. Послеприема Дескриптора пачки на регистр 1 запускается формирователь 9 для выработкиуправли-,ших сигналов, необходимых при выполнении коррекции во время запуска фортрановской подпрограммы. Размер пачки опиО 4сателей иэ регистра 1 приема переписывается в счетчик 10. По адресу, содержащемуся в Дескрипторе пачки, через блок 3 и регистр 8 запрашивается первый описатель массива, После приема описателя на регистр 1 он переписывается в счетчиклексического уровня, содержимое счетчика лексического уровня и счетчика 10 уменьшается на 1. Затем адрес пачки из блока 3 увеличивается в арифметическом блоке 5 на 1 и считывается следующий описатель с последующей записью его в очередной базовый регистр и...

Номер патента: 1345260

Опубликовано: 15.10.1987

Авторы: Носов, Сидоров

МПК: G06F 11/16, G11C 19/00

Метки: контролем, коррекцией, регистр

...то самостоятельнов,алгоритмическое состояние он невойдет. 30Алгоритмические состояния следующие: во всех разрядах 0; во всехразрядах 1; остальные 18 состоянийпредставляют собой две пачки - однаиз единиц, другая из нулей, причем35длина пачки может быть от 1 до 9 ив сумме они всегда составляют 10.Таким образом, между разрядами существует не более одного перехода из1 в О либо из 0 в 1. Любая из 1004-х 40неалгоритмических комбинаций содержит3 или больше пачек и поэтому будет 2или больше переходов из 1 в О, либоиз 0 в 1, между соседними разрядами.Равнозначность или неравнозначностьсостояний двух соседних триггеровпосле очередного сдвига легко определяется с помощью двухвходовогосумматора по модулю 2.В 10-разрядном регистре необходи...

Номер патента: 528569

Опубликовано: 15.09.1976

Авторы: Бритов, Иванов, Мироновский

МПК: G06F 11/00

Метки: групп, регистров, сдвига

...входом регистра 1.12). Выход сумматора 2.1 соединен с информационным входом контрольного регистра 3.1. Выход регистра 3.1 соединен с первьгм входом суммзтэра по модулю два 2.2. Второй вход сумматора 2.2 содингн с информационным входом р гигтра 1,2 а, (и+1)-й вход сумматора 2.2 согдпнг с нформационным входом ре(истра .2(г. Вьхэ 1 ск;мматора 2.2 соединен с гпг 1 ээмапо:1; ымвходом кэнтрольного регистра 3.2. Такой зид азязгй повторяется и далее, в результате образуется цгпочка пз чередующихся сумматоров по модулю два и контрольных ргг;1 стров. Наконец, выход регист 1 ра З.т соединен с пгэвым зходэх сумматора по модулю дза 2, и+1). ВтороР вход сумматора 2. и+1) соединен с выходом контролируемого реги(сра 11 а, )последний вход...