Пересчетное устройство

,ОП ИСАНИЕ И ЗОБ РЕТЕ Н ИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Зсисимое от авт свидетельства чавЗаявлс:О Ос) 7,1970 ( 1433947/26-9)с гиисоединеиием заявки М -М.Кл Н 03 к 23/02 Комитет по делам зооретений и открытий ари Совете Министров СССРП) Поп:тет -Оп) бликовано 28.Х 1.1972. Боллетеиь М 36 УДК 621.374,32(088.8) Дата опубликования описания 23.1.1973,асвторизобретения Ю, Л, Марьин Заявитель ПЕРЕСЧЕТНОЕ УСТРОЙСТВО Изобретение отиосится к вычислительной тех нике и может быль использов шо в устройствах дискретного действ:я на логических элементах с едииичными времениьми задержкя- О И С И Г Н Я Л Я Н с В Ь ХОДЕ От И. 0 С И Ел Ь И 0 М 0 МЕНТ я поступления еГО иа Вход,Известио гересчетиое устройство, содержя- ЩСЕ ЛОГИЧССКИС ЭЛЕМЕИтсы С ВГ)ЕМЕНИЫМИ Задержками выходиых сиг.алов относительно входных. образуоцие не менее двух последовятельнлх регистров, имеощих разное число разрядов, ирче., с выхо ц;ы. логческим эле- МЕНТОМ СОЕЛИИЕ:. ВЬ:лОд Стя )ШЕГО раэряда Ка)ЛДОГО )ЕГИСТ)Я. ОД.:сКО Б ИЗВЕСТНОМ УСГ- роистве ка)кдяя кольцевая пепесчетняя схема использует столько разрядоз В регистре, сколько соотвстствует собсгвег ному периоду регист. ра; в результате устрои;тво получается слиш- КОВ СЛОЖНЫМ.В предлагсемо) устройстве. с целью его уп- РОИЕИИЯ, Ксжлый Рс 1 З)ЯД РЕГ:СТ)с ИМЕЕТ Запрещающую ооряпую связь с влодом младшего разряда своего регистоя.Ня ЧС)ТЕЖЕ ПрЕЛСТЯВЛЕнся фуИКцпоняЛЬНя 51 бЛОК-СХЕ)с ПРЕД .с ГЯЕ)ОГО ) СТ;)ОйСТВЯ.Устройство содерж;т нс меиес двух НЕЗЯВСИ)Ьл ПОС,1 СДОВТЕЛЬНЫХ РЕГИСТРОВ 1 и 2, имеющих раз-ое число разрядов, представгяюцх логические элемеиты 1 ь 1. и 2, с времснным:,1 задержками выходных сигналов относительио входных, и выходиои,Оги:еский эле) е:т ), подсоедннениый к выходу старшего разряда каждого ре.гистра по схеме И. Каждый разряд регистров имеет запрещающуо обратную сгязь с входом младшего разряда своего регистра, образуя схему И - НЕТ. Такое соедиисиие Ооеспсчивяст псремио)ксиис п)остых со)иожителсй чисел, в которых выражаются периоды повторения импульсов каждого регистра, если эти сомио)к 1 Ггсли ис являОтс 51 Обииъи для 1) НихПри вкспочении иа все входы элс мситов регистров 1 и 2 подаются тактовые импульсы ог генератора (иа черте)ке ис покязаи), При этом все разряды устяиявливяются в пулевое .) состояние, характеризуемое отсутствием им.Г ЛЬСОВ Ис ВЬХОДС.Для установления разряда в сос)5 и к, виицы необходимо присутствие ия его Входс двух имп 1 льсов. Посттияюгпис тякт 011,е ик) пусьсы зс 1 счст единичиои зя;)е)жки В ксчжд)ъразряде и запрещаоисй обрятиой связи подаются с выходом всех разрядов я вход иу.левого разряда, соответстгеиио элементов 1, и 2,. Ня Выходе этОГО язрядя чс)сз едииич ИЬИ ПЕРНО: ПОЯВЛЯСТСЯ СИГНЯС ССДИИИЦЫ, ТЯКкяк ОтсстствуЮТ СПГПЯЛЫ ОТ Тех )с 3 ядог 1 )е.гистря, которые годключены к его входу запретом.В момент появлсиия этого сигияла ия вь хо 3) де нулевого разряда ня выходах остальныхразрядов каждого из рассматриваемых регистров состояние не изменится, Сигиял 1 с выхо%0723 ставитель Л. Баглянехред А, Евдонов Корректорз: В, Жолудеви Л, Чуркина едактор А, Батыгнн Подписное нннстров СССРЗаказ3427 Изд.1820 Тираж 406ЦНИИПИ Комитета по делам изобретений и открытий при СоветеМосква, Ж-Зб, Раушская наб., д. 4/5 Мытишинская типография дов всех разрядов вновь направляются на вход нулевого разряда, однако на выходе элементов 1, и 2, этого разряда в следующий единичный момент времени импульса не будет, так как присутствует один запрещающии сигнал с выхода нулевого разряда, Еше через один единичный временный интервал, определяемый частотой тактовых импульсов и согласованный с ней величиной запаздывания сигнала в линии задержки логического элемента, установится следующий разряд регистра 1. Так, через каждый единичный временный интервал сигнал единицы будет появляться на всех разрядах с периодом л -,в1, где л - количество разрядов в регистре. Так как периоды повторения в каждом регистре различны, то совпадение импульсов на входе выходного элемента 3 будет Рроисходить реже, чем время циркуляции импульса в регистре, если периоды выражаются числами, не содержащими общих множителей.Таким образом при значительном упроще нии устройства обеспечивается его функционирование.Предмет изобретения Пересчетное устройство, содержащее логи ческие элементы с временными задержкамивыходных сигналов относительно входных, ооразующие не менес двух последовательных регистров, имеющих разное число разрядов, причем с выходным логическим элементом соеди нен выход старшего разряда каждого регистра, отличающееся тем, что, с целью упрощения устройства, каждый разряд регистра имеет запрещающую обратную связь с входом младшего разряда своего регистра.