Запоминающий элемент

ОПИСАНИИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛаСТВУ Сооз Советскиз Социагистичесниг Республик,1971 (Яо 1654746,18-24цем заявки М аявлено 05 црисосдиц 11 с иоритет Комитет по делам зобретений и открытий.Ч 11.1972. Бюллетень Лз 23 ция описания 22 Л 111.1972 ДК 681.327.67(088.8 бликовано ри Совете тккистро СССРДата опублико Авторыизобретения Е, Степеница В, В. Трушин Заявитель ЗАПОМИНАЮЩИЙ ЭЛЕМЕНТ го три 25 питания игц алов одавать си, стиэлемент имеет всемпульспый режимому разделению сц тем же шинаминформации, зап 3 апоминающвывода, так кблагодаря врепозволяет по оимпульсы храрация и считыв ии ак и мсп дним ения ация Изобретение относится к области вычислитсльцой техники.Извсстшя запомицаюшие устройства ца транзисторах со структурой металл - дцэлектрик - полупроводник (МДП-транзисторах), построегцыс ца динанцческцх запозццаощцх элементах.Недостатком известных динамических запоминающих элементов является то, что онц цс могут при хранении информации самостоя тельно восстанавливать свое предыдунгсс состояние.Предлагаемый запоминающий элемент состоит из одного биполярного и двух МДП- транзисторов и отличается тем, что в цсм ба ь за биполярного транзистора соединена со стоком одного МДП-транзистора, а эзпттср биполярного и затвор другого МДП-транзистора подсоединены к источгцку питания. Благодаря этому запоминающий элемсц обладает способностью самовосстацавлцват предыдущее состояние прп импульсном пита ции. Электрцчсская схема запоминающего элемента приведена ца чертеже.Ояа содержит один биполярцый транзистор Т, ц два МДП-транзистора Т и Тз. На схеме показана ппктцроз емость С, которая представляет собой суммарную емкость затвора МДП-трацзцстора Т. относительно истока ц подложки, если подложка заземлена, и емкость сток-истока МДП-транзистора Тз. В схеме используотся биполярный транзистор типа гг-р-гг, МДП-трапзцсторы - р-канальные, 1.1 а вывод Л прц хратиипп и счцтывацги информации подаются отрицательные импульсы относительно выводов Б и В. На выводы Б и В прц стирании и записи информации подаются отрицательные импульсы,Принцип работы запоминающего элемента заключается в следующем.Если паразитцая емкость Сбыла заряжста предварительно до порогового напряжения МДП-транзистора Т, о последний будет находиться в открытом состоянии, что приведет к отрывацио транзистора Тт, так как в этом случае в цепи база-эмцттер транзистора Т, протекает ток. Открытос состояние транзистора Т, обеспечивает на затворе трацзистора Т напряжение, почти равное Е, которое должно быть выше порогового напряжения МДП-транзисторов, т. с. в схеме возникает положптель цая ооратцая сэ по току, оторая обеспе-ЕА 40 50 Составитель Р. ЯворовскаяРсдактор Б. Нанкина Техрсд Л. Богданова Корректор Г. Запорожец Заказ 2546,4 Изд.1075 Тираж 406 ПодписноеЦНИИПИ Комитета по делам изобретении и открытий при Совете Министров СССРМосква, Ж, Раугвская наб., д. 475 Типография,пр. Сапунова, 2 чивает устойчивое состояние схемы (хранение 1). При этом транзистор Тз тоже открыт, так как на его затвор подается напряжение выше порогового. Для выключения схемы (стирание логической 1) необходимо подавать на вывод Б отрицательное напряжение, по амплитуде примерно равное напряжению на выводе А и совпадающее с ним по времени, а на вывод В - нулевой потенциал, В этом случае отрицательный сигнал на шине Б препятствует протеканию базового тока транзистора Т, в прямом направлении, благодаря чему разрывается цепь положительной обратной связи, а паразитная емкость Сразряжается через открытый МДП-транзистор Т,. Если теперь на вывод Б подать нулевой потенциал, схема останется в выключенном состоянии (хранение логического О), так как МДП-транзистор Т закрыт (напряжение на С:О), следовательно, Т, тоже закрыт (в его цепи база-эмиттер ток не протекает). Открытый МДП-транзистор Тз отводит на землю ток утечки биполярного транзистора Т 1, что исключает заряд паразитной емкости Сдо порогового транзистора напряжения Т .Запись логической единицы осуществляется путем заряда паразитной емкости Счерез МДП-транзистор Тз. Для этого на вывод В подается отрицательное напряжение, которое по амплитуде выше порогового напряжения МДП-транзистора Т. и по времени совпадает с отрицательным напряжением на выводе А. Вывод Б в это время должен быть подсоединен к нулевому потенциалу. Как только емкость Сзарядится до порогового напряжения МДП-транзистора Тв, последний откроется, что приведет к лавинообразному процессу благодаря положительной обратной связи (процесс аналогичен переключению триггера), и схема, перейдет в открытое состояние, соответствующее логической 1.Пребывание схемы в одном из устойчивых состояний или переход из одного состояния в другое возможен как при статическом, так и при импульсном напряжении питания, подаваемом на вывод А. Импульсный режим питания позволяет значительйо уменьшить потребляемую мощность при хранении 1, упростить схемы управления оперативного запоминающего устройства, построенного на предлагаемом запоминающем элементе,Запоминание состояния логической 1 происходит за счет накапливания неосновных носителей в биполярном транзисторе, Следовательно, если предварительно элемент находился в состоянии логической 1, то с приходом импульса питания это состояние подтверждается.Если элемент находился в состоянии логического О, т. е, транзистор Т, был в непроводящем состоянии, то накопления неосновных носителей в нем произойти не может, поэтому с приходом импульса питания МДП транзистор Т, остается в закрытом состоянии,а транзистор Тз исключает заряд С током утечки транзистора Т 1, благодаря чему подтверждается состояние логического О,Считывание информации осуществляетсяпутем подачи импульсов считывания на вывод А, Импульсы считывания располагаются в интервале между импульсами питания (хранения).Сигнал, характеризующий состояние запо минающего элемента, снимается на выводе Б(или В) в виде тока или в виде напряжения при подключении нагрузочного резистора в цепь вывода Б (или В). 25 Предмет изобретения Запоминающий элемент, состоящий из одного биполярного и двух МДП-транзисторов, отличающийся тем, что, с целью уменьшения потребляемой мощности и обеспечения самовосстановления предыдущего состояния при импульсном напряжении питания, база биполярного транзистора соединена со стоком одного МДП-транзистора, а эмиттер биполярноЗ 5 го и затвор другого МДП-транзистора подсоединены к источнику питания.