Л.б. родини к.б. турецкийj: ; i igt; amp;

Союэ Советскик Социалистически 1 РеспублкнЗависимое от авт. свидетельства М 971 ( 1622449ем заявки М Я. Кл. Н 031 с 19/О Заявлено 04,1,с присоединениПриоритетОпубликовано Комитет по делам эобретений и аткрыти при Совете Министров ссер,Н 1,1972. Бюллетень Ы ата опубликования описания 20 ЛП.1972 Авторыизобретения М, Боди авцунова, Г. А. Йодольскии,и К. Б, Турецкий Заявитель ЛОГИЧЕСКИИ ЭЛЕМЕ сторон ются с При включении транзисторов 2 и б одновременно открываются транзисторы 3 и 4. шунтируя своими переходами коллектор - эмиттер, коллекторный переход транзисторов 2 и б. Это предотвращает глубокое насыщение транзисторов 2 и б и тем самым уменьшает задержку выключения.На входе находится многоэмиттерный транзистор 1. Инвертор выполнен на транзисторах 2 - б. Эмиттер транзистора 2 непосредственно соединен с базой выходного транзистора б.При высоком напряжении на входах схемы все эмиттеры многоэмиттерного транзи. стора 1 закрыты, и ток от источника питания через резистор 8 и переход база - коллектор транзистора 1 течет в базу транзистора 2 и открывает его. Напряжение на коллекторе транзистора 2 падает, а на эмиттере 3 - возрастает, в результате чего открывается транзистор б. Транзистор 9 работает в режиме эмиттерного повторителя, передавая на базу транзистора 10 малое напряжение с коллектора транзистора 2, Транзистор 10 закрыт.При низком напряжении на одном из эмиттеров многоэмиттерного транзистора 1 ток от источника питания течет через резистор 8 Предлагаемая быстродействующая схема логического элемента может быть использована при проектировании дискретных или интегральных схем вычислительных устройств.Известные логические элементы, содержащие входной многоэмиттерный транзистор, промежуточный транзистор и выходной ка скад, состоящий из последовательно включенных инвертирующего и нагрузочного транзисторов, имеют низкое быстродействие, а также содержат технологически неосвоенные элементы.В предлагаемом элементе коллектор и база промежуточного и инвертирующего транзисторов соединены соответственно с эмитте ром и коллектором рассасывающих транзисторов, а базы рассасывающих транзисторов через резистор подключены к базе многоэмиттерного тр анзистора.На чертеже изображена принципиальная 20 схема предлагаемого логического элемента.В предлагаемом логическом элементе повышение быстродействия достигается включением параллельно коллекторным переходам многоэмиттерного транзистора 1 и тран зистора 2 управляющих транзисторов 3 и 4 Транзисторы подключаются своими эмиттерами к коллекторам транзисторов 2 и б, а коллекторы транзисторов 3 и 4 подключаются к базам транзисторов 2 и б, Базы транзи и 4 через резисторы б и 7 соединяазой многоэмиттерного транзисто344585 Предмет изобретения Составитель Ю, ЕркинТехред Т. Курилко Редактор Е. Гончар Корректор 3. Тарасова Заказ 2196/16 Изд.946 Тираи 406 ПодписноеЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССРМосква, Ж, Раушская наб д, 4/5 Типотрафия, пр. Сапунова, 2 и этот эмиттер. Транзистор 1 открывается и на базе транзистора 2 появляется низкий потенциал. Транзистор 2 и вслед за ним транзистор б закрываются. Транзисторы 3 и 4 также закрываются,Во время переходного процесса при включении транзисторы д и 4 закрыты, что ведет к быстрому открыванию транзисторов 2 и б и, следовательно, малой величине задержки включения. Затем открываются транзисторы 3 и 4 и уменьшают степень насыщения транзисторов 2 и 5.Во время переходного процесса прои выключении транзисторы 8 и 4 закрываются в инверсном режиме и подготавливают быстрое выключение транзисторов 2 и 5 в активном режиме.Рассасывание коллекторного заряда транзистора б и перезаряд емкости нагрузки 11 осуществляется также за счет открываниятранзисторов 9 и 10. Логический элемент, содержащий входноймногоэмиттерный транзистор, промежуточ.ный транзистор и выходной каскад, состоящий из последовательно включенных инвер тирующего и нагрузочного транзисторов, отличающийся тем, что, с целью повышения быстродействия при сохранениями совместимости с интегральной технологией, в нем коллектор и база промежуточного и инвертиру ющего транзисторов соединены, соответственно, с эмиттером и коллектором рассасываю.щих транзисторов, а базы рассасывающих транзисторов через резистор подключены к базе многоэмиттерного транзистора.