Схема совпадения
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Текст
Сссв Совескит Свеиалистическиз Республио.Ч. КГ. рцсоодЕнецесм заявки Ъ Еоиитет по делам зооретеиий и открытий при Совете ВВииистров СССР. И. Прокофье явител АДЕНИЯ СХЕМ Изобретение относ 1 Гея к области радиотехники и может быть использовано в устройствах автоконтроля и управления, а также в дсшифрующих устройствах,Известна схема совпадения, содержащаязяпохияоще ячейки, кыекдяя пз которых едыОлгеея пя тклОчевоъ э 1 емеете, например длеист 01 эс.В известном устройстве сигнал на выходе появляется лишь при наличии управляюпЕих поздестви одновременно па всех входах илп с приходом последнего воздействия, когда все входные сигналы разнесены во времени.Цель изобретения - выдача сигнала одновременно с последтем запоминанием,входного воздействия при случайном его изменении во времецц ц использование общего для Нагрузки и зяпомица 10 щих 5 чеек пстОчцика питания.Достигается это тем, что катод ключевого элемента предыдущей ячейки через разделительпый диод в проводящем цаправлеееии подклочец к аноду ключевого элемента последуОщей ячейки. Для использования общего для Нагрузки ц запомицающих ячеек источника питяни 51 к катодам .клочевых элемецтов всех ячеек (кроме последней) подключены,резисторы, а в последпец ячейке резистор подключен к аноду ключевого элемента.На чертеже представлееа фуцке 1 Опаль:ая схема устройства. Устройство содержит запоминающие ячейки 1, - 1, каждая из которых выполцена наключевом элементе, например динпсторе 2, иподклочена к следующей ячейке через разделительный диод 3; причем катод динистора 2ячейки 1, через диод 3 в проводящем цаправлепии подключен к аподу дццпстора 2 ячейки 1 е. ЛялогиНО соеди 11 еця кыкдя 51 пред 1 пущая ячейка с,каждо ПоследуОще.Нагрузка 4 включеца последовательно с диппсторами 2 и дсОедамсл 3. К катодам всех ди 1 Псторов 2, кроме динистора последней ячейки 1 и, подкл 10 чень 1 резистор 1 д, Я ет последпей ячейке резлстор 5 подключен к ялОду дицистора 2. УправляОпНе входы 6 всех ячеекр аэдельцые,С приходом на ячейку входного сцгна.а открьпеается,ключевой элемент (ли 5 стор 2), и1 ерез пего и резистор э иачицяет протекать2 о ток, который не прекращается и по Осончаниивходного сигнала. Величина сопроттвлепия резистора 5 такова, что едипцстор :аходцтся-,б.т.Зп зсцы запираиия, а ток срабатыванияпсполпптс;ьного элемента ев нагрузке -1 значц 25 тельцо больше тока, протекаошего 1 ерез дцппстор 2 и резистор 5,Для получения на выходе устройства полезного сигнала необходимо, чтобы ца управляющие вхолы 6 всех ячеек поступцлц входныс30 сигналы. Прц этом через Нагрузку 1, длНисто336811 1 г Состазнгель Л. Багян Текред Л. Богданова Редакгор Л. Мазуроиок Корректор О, Волкова Заказ 3049 11 зд. М 548 Тираж 44 ь Погтвиснес ЦНИ 11 П 11 Комитета но делам изобретений н открытий н"и Созете Ыииистрог, ССС 1 Москва, К Зб, Раушскзя наб., д. 4/5 Обл. тип. Костромского управления издатезьств, нолнгргнриш н книжной торговли ры 2 и диоды 3 потечет ток, достаточный для срабатывания исполнительного элеме 1 та в нагрузке 4.Таким образом, сигнал выдается одновременно с запоминанием входного воздействия при случайном его изменении во времени. Предмет изобретения1. Схема совпадения, содержащая запоми. нающие ячейки, каждая из которых выполнена на ключевом элементе, например, динисторе, отличающаяся тем, что, с целью выдачи сигнала одновременно с последним запоминанием входного воздействия при случайном его изменении во времени, катод ключевого элемента предыдущей ячейки через разделительный диод в проводящем направлении под ключен к аноду ключевого элемента последующей ячейки,2. Схема совпадения по и. 1, отличающаясятем, что, с целью использования общего для нагрузки и запоминающих ячеек источника 10 питания, к катодам ключевых элементов всехячеек, кроме последней, подключены резисторы, в последней ячейке резистор, подключен к аноду ключевого элемента.
СмотретьЗаявка
1471808
И. И. Епик, Б. И. Прокофьев
МПК / Метки
МПК: H03K 19/21
Метки: совпадения, схема
Опубликовано: 01.01.1972
Код ссылки
<a href="https://patents.su/2-336811-skhema-sovpadeniya.html" target="_blank" rel="follow" title="База патентов СССР">Схема совпадения</a>
Устройство для определения оптимальных параметров элементов электронных схем
Номер патента: 276523
Опубликовано: 01.01.1970
МПК: G01R 31/28, G05B 13/02
Метки: оптимальных, параметров, схем, электронных, элементов
...тест-сигнал, который подается на вход управляемой модели 1 исследуемой схемы, и сигналы угравления на блок б для проверки условий заданных ограничений на параметры вь".ходного сигнала гу. В ответ на входной сигнал и на выходе управляемой модели схемы формируется выходной сигнал гг, параметры которого автоматически измеряются блоком 2 и последовательно поступают на блок 7 анализа, в котором определяется суммарное отклснение текущих параметров выходного сигнала от заданных. Это выполняется в блоке 7 по шести командам, вырабатываемым блоком б управления.Вычисленное значение отклонения от цели с блока 7 в двоично-цифровом коде пересылается в блок 9 для определения дальнейшего направления поиска. Это достигается путем сравнения...
Ключевая схема
Номер патента: 175748
Опубликовано: 01.01.1965
Автор: Арховский
МПК: H03K 17/74
...На выходе схех 5 напряжение смеды моста ключека управляюще ключение транс ние трансформ 10 этом схема выпстановится пасс прямления 3 об ствующей пары 15 Предмет изобретения Ключевая схема последовательного действия, выполненная на четырех диодах при не- заземленных источниках управляющего сиг нала, отличающаяся тем, что, с целью увеличения быстродействия прн уменьшении помех коммутации, вход управляющих сигналов подключен к двум схемам двухполупериодного выпрямления, связанным с источниками пере менных напряжений, имеющих форму, близкую к прямоугольной, и сдвинутых между собой на четверть периода посредством широкополосных трансформаторов, соединенных через диодные схемы с транзисторами, служа- ЗО щими для формирования сигнала...
Тестовая структура для контроля отклонений размеров элементов интегральных схем
Номер патента: 963121
Опубликовано: 30.09.1982
Автор: Устинов
МПК: H01L 21/66
Метки: интегральных, отклонений, размеров, структура, схем, тестовая, элементов
...резисторы 36, прямоугольный элемент 7 из поликристаллического кремния, прямоугольные окна 8 в диэлектрическом слое 9,проводники 10, контактные площадки11, прямоугольные области 12 с меньшим 1 чем у резисторов удельным сопротивлением.Пример применения тестовой структуры (ТС), имеющей прямоугольные области с меньшим, чем у материалатонкопленочных резисторов удельнымсопротивлением (фиг. 1 и 3).На окисленную поверхность 1 полупооводниковой подложки 2 нанесенылитографические слои, в которых выполнены тонкопленочные резисторы 3-6.Каждый из них представляет собой пря;моугольный элемент 7 из поликристаллического кремния, к которому сверхучерез прямоугольные окна 8 в диэлектрическом слое 9 контактируют проводники 10 и контактные...
Способ утилизации электрических батарей, печатных плат с радиодеталями и элементами электронных схем
Номер патента: 1621818
Опубликовано: 15.01.1991
Автор: Йозеф
МПК: H01M 10/54
Метки: батарей, печатных, плат, радиодеталями, схем, утилизации, электрических, электронных, элементами
...металлов, ионы которых находятся в растворе. В результате баланс по кис-. лоте не нарушается.Металлы, которые вследствие своих электрохимических свойств не осаждаются в кислой среде (к таким металлам относятся, например, алюминий, калий, литий и натрий), могут после качала кристаллизации вследствие высокой концентрации Фторборатов отделяться путем осаждения натрия, калия и лития на амальгамном катоде. Осаждающиеся на амальгамном катоде металлы могут быть легко отделены.Со временем в электролите накапливаются другие примеси, например различные Аторбораты и микроэлементы; Электролит в этом случае может быть очищен от них путем перегонки, которая для предупреждения термического разложения борАтористоводородной кис-. лоты проводится...
Способ изготовления диэлектрической изоляции элементов интегральных схем
Номер патента: 1840163
Опубликовано: 27.06.2006
Авторы: Коваленко, Манжа, Сулимин, Шурчков, Ячменев
МПК: H01L 21/82
Метки: диэлектрической, изоляции, интегральных, схем, элементов
Способ изготовления диэлектрической изоляции элементов интегральных схем, включающий формирование скрытых слоев в полупроводниковой подложке, наращивание эпитаксиальной пленки, нанесение маскирующих слоев, вытравливание канавок в эпитаксиальной пленке, формирование противоканальных р+-стопорных областей, нанесение пленки поликремния и заполнение канавок окислом кремния, отличающийся тем, что, с целью увеличения степени интеграции и процента выхода годных схем, после нанесения маскирующих слоев наносят легированную окисную пленку, канавки травят на толщину эпитаксиальной пленки, затем перед формированием противоканальных р+-областей формируют диэлектрическую пленку на стенках и дне канавок, удаляют локально окисел...
Предыдущий патент: Многофункциональный логический элемент
Следующий патент: Всесоюзная патг., . чскайбиблиотека wsbaв. е. мельник
Случайный патент: Устройство для управления перемещением узла металлорежущего станка