Устройство для исправления ошибок

292125 ОПИСАНИ ЕИЗОБРЕТЕН ИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ СОюз Соеетскиз Социалистическив РеспубликЗависимое от авт. свидетельстваЗаявлено ОЗ.Х 1,1969 ( 1372518/18-24)с присоединением заявкиМПК 6 061 с 5 1 томитет оо делэм зобретений и открытиЯ ори Совете Министров СССРоритет Опубликовано 06191, БюллетеньУДК 681,327.11(088,8) та опубликования описания 26.11.1971 вторыобретения В. И, Дмитриев и А. В, Ивановсковский энергетический институ Заявит УСТРОЙСТВО ДЛЯ И ПАРАЛЛЕЛЬНОМ ИНФИзобретение относится к устройствам записи-воспроизведения двоичной информации,Известные устройства воспроизведения информации позволяют исправить искаженные символы, если они расположены только на одной из дорожек. Для этого на носителе записываются контрольные символы на одной дополнительной дорожке и одной (или двух) дополнительных строках на каждый кадр информации. Каждый символ на дополнительной дорожке записывается из условия обеспечения нечетности числа единиц вдоль данной строки. Контрольные символы в дополнительных строках определяются в результате математических преобразований, осуществляемых с помощью регистра с обратными связями через сумматоры по модулю два.Предлагаемое устройство значительно проще конструктивно и позволяет корректировать искаженные символы, расположенные не только на одной дорожке, но и на нескольких.Оно осуществляет контроль по модулю два как совокупности символов вдоль строки, так и совокупности символов в направлении ближайших разрядов смежных строк (диагонали).При наличии пачки ошибок любой длины вдоль какой-либо одной информационной или проверочной дорожки, а также в ряде случаев расположения пачек ошибок на нескольких дорожках, контроль по модулю два вдоль ПРАВЛЕНИЯ ОШИБОКЧ ИТЪВАН И И ДВОИЧ НОМАЦИИ строки и диагонали позволяет точно определить координаты искаженных символов и, следовательно, провести их исправление.Предложенное устройство отличается тем,5 что оно содержит схему свертки по модулюдва по диагонали, логические схемы И. НЕи ячейки памяти, причем вход первой ячейкипамяти соединен через схемы И и НЕ свыходом схемы по модулю два по строке, а10 выход каждой ячейки памяти связан с однимиз входов схем И, вторые входы которыхподключены к выходу схемы свертки по модулю два по диагонали, а выходы схем Исвязаны с одним из входов сумматоров и од 15 новременно через схемы НЕ - со входамидругих схем И, связанных с выходами предыдущих ячеек памяти, выходы которых подключены ко входам следующих ячеек памяти,а другие входы сумматоров подключены к со 20 ответствующим входам схемы свертки по модулю два по диагонали.На чертеже представлена блок-схема предложенного усгройства,Оно содержит блок воспроизведения 1, со 25 держащий считывающие головки 2, усилители воспроизведения 3, входной регистр 4, схему б свертки по модулю два по строке; схему6 свертки по модулю два по диагонали; схемы НЕ 7, схемы И 8 и 9, входной буфер 30 ный регистр сдвига 10, буферный регистр292175 Предмет изобретения Гф 13 . 1 г. Составитель И. А. Фроловаедактор Л. А. Утехина Техред А. А, Камышникова Корректор О. С. Зайце Изд, 1 о 166ЦНИИПИ Комитета по каз 329/12 Тираж 473 Подписное лам изобретений и открытий при Совете Министров СССР сква, Ж, Раушская наб., д, 4(5 ипография, пр, Сапунова, 2 3сдвига 11; ячейки памяти 12 и сумматоры 13.Устройство работает следующим образом.Сигналы, считанные головками 2 с информационных 1 - (М - 2) и дополнительных (Х - 1) - Х дорожек носителя через усилители воспроизведения 3 записываются во входной регистр 4 блока воспроизведения 1. С поступлением каждой новой строки сигналы информационных дорожек предыдущих строк переписываются в ячейки регистра сдвига 10. Одновременно производится контроль по модулю два сигналов вдоль строки (включая сигнал с дорожки контроля по диагонали) с помощью схемы свертки б и вдоль диагонали с помощью схемы свертки б. Сигналы ошибки по строке при отсутствии сигнала ошибки по диагонали через логические схемы НЕ 7 и И 8 передаются вдоль ячеек памяти 12 синхронно с передачей сигналов информационных дорожек по регистру сдвига 10, в диагональ которого для исправления ошибок информационных дорожек включены сумматоры 13. Разрядность буферного регистра сдвига 11, включенного после сумматора 13, соответствует номеру информационной дорожки, и его крайние ячейки образуют выходной регистр.В случае обнаружения сигнала ошибки вдоль диагонали на выходе схемы И 9, на вход которой поступает сигнал ошибки по строке, записанный в ячейки памяти 12, возникает сигнал коррекции, который поступает на сумматор 13 и исправляет ошибку. Поскольку предполагается только одна ошибка по строке, то сигнал ошибки не продвигается по ячейкам памяти 12.5. Устройство для исправления ошибок при параллельном считывании двоичной информации, 10 содержащее блок воспроизведения, схемусвертки по модулю два по строке, сумматоры, буферные регистры сдвига, отличающееся тем, что, с целью упрощения конструкции и повышения эффективности корректировки ошибок, 15 оно содержит схему свертки по модулю два подиагонали, логические схемы И, НЕ и ячейки памяти, причем вход первой ячейки памяти соединен через схемы И и НЕ с выходом схемы свертки по модулю два по стро ке, а выход каждой ячейки памяти связан содним из входов схемы И, вторые входы которых подключены к выходу схемы свертки по модулю два по диагонали, а выходы схем И связаны с одним из входов сумматоров и од повременно через схемы НЕ - со входамидругих схем И, связанных с выходами предыдущих ячеек памяти, выходы которых подключены ко входам следующих ячеек памяти, а другие входы сумматоров подключены к 30 соответствующим входам схемы свертки по модулю два ло диагонали.