Универсальный логический элемент
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Номер патента: 267185
Автор: Вишневский
Текст
ОПИ ИЗОБ Союз Советскил Социалистическик Республикис 061 7/00 Комитет по делам обретений и открытий ри Совете Министров СССРПриоритетОпубликовано 01,1 т/,1970. БюллетеньМ 1,3.056 (088.8) Дата опубликования описания 3 ХП 1,19 вторзобретения Вишневский Заявител ИВЕРСАЛЬНЫЙ ЛОГИЧЕСКИЙ ЭЛЕМА е- ор Известны универсальные логические элементы для выполнения нескольких логических операций,Предложенный логический элемент отличается от известных тем, что в схеме, содержащей преобразователь входных сигналов в фазу импульса и схему сравнения, выход преобразователя входных сигналов в фазу импульса присоединен к одному из входов схемы совпадения, второй вход которой подключен к источнику изменяемой в соответствии с выполняемой лотичес кой функцией опорной последовательности импульсов.Это позволяет упростить схему элемента и уменьшить требования к разбросу параметров деталей.Блок-схема логического элемента приведена на чертеже.В качестве преобразователя напряжения - фаза использован накопитель 1, который имеет вход у установки в нулевое состояние, и входов х, х хинформации, веса которых, как правило, равны соответственно г Ъ , гпричем гт+т =2 г и вход а считывающих импульсов, Количество устойчивых состояний накопителя равно 2".Цикл работы элемента характеризуется следуюц 1 ими тактами: 1-й такт - установка накопителя в нулевое состояние; 2-й такт - прием входной информации; З-й такт - обработ. Н И Е 26785 аср ка и считывание информации. Длительностьтактов в общем случае различна, Однако, какправило, 1-й такт совмещается со вторым,а отрезки времени, занимаемые 2-м и 3-м так 5 тами, одинаковы.Логическая переменная, равная единице,поступающая на вход х изменяет состояниенакопителя на -состояний; в то же времяг,10 при равенстве единице переменных на нскольких входах, например, х;, х, хр, состг;+ ге+яние накопителя изменяется наг,состояний. Временной интервал между соседними положениями, которые может принимать импульс на выходе а накопителя в тактсчитывания, равен Лт. Количество положений(фаз) равно 2". Соответственно фаза импульса на выходе а зависит от значений логиче 20 ских переменных на входах информации, т. е.в итоге от состояния накопителя. Далее фазасравнивается с опорной последовательностьюимпульсов, поступающих на вход р схемы 2совпадения.25 Вид последовательности таков, что обеспечивается выполнение необходимой логическойфункции из заданного набора функций. Единице в аналитическом виде записи функциисоответствует, например, наличие импульса вЗО опорной последовательности на соответствуюЗаказ 1915(4 Тираж 480 ПодписноЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССМосква, Ж-З 5, Раушская наб., д, 4/5 Типография, пр. Сапунова, 2 1 цем дискретном значении времени, Причем дискретные значения времени выходных импульсов и дискретные значения времени опорной последовательности выбраны совпадающими, т, е, 1=ч. Поэтому в зависимости от выполняемой функции и значений аргументов на входах элемента происходит совпадение либо несовпадение фазы импульсов с импульсом опорной последовательности и сигнал на выходе принимает соответственно значение 1 либо О. Для каждой логической функции имеется свой вид опорной последовательности, т. е. должно создаваться 2" опорных последовательностей. Все последовательности формируются одним генерирующим устройством, общим для всей системы используемых элементов, и подаются на вход р в зависимостиот требуемой функции,Предмет изобретенияУниверсальный логический элемент, содержащий преобразователь, входных сигналов в фазу импульса и схему сравнения, отличаощийся тем, что, с целью упрощения схемы элемента и уменьшения требований к разбро О су параметров деталей, выход преобразователя входных сигналов в фазу импульса присоединен к одному из входов схемы совпадения, второй вход которой подключен к источнику изменяемой в соответствии с выполняемой логической функцией опорной последовательности импульсов.
СмотретьЗаявка
1045844
А. Вишневский
МПК / Метки
МПК: G06F 7/00
Метки: логический, универсальный, элемент
Опубликовано: 01.01.1970
Код ссылки
<a href="https://patents.su/2-267185-universalnyjj-logicheskijj-ehlement.html" target="_blank" rel="follow" title="База патентов СССР">Универсальный логический элемент</a>
Логический накопитель импульсов
Номер патента: 514445
Опубликовано: 15.05.1976
Автор: Пузик
МПК: H03K 25/04
Метки: импульсов, логический, накопитель
...с счетдва инара не- подклюходи ого ами емя кло-типа. 1 Первым импульсом триггер 2 пере ся в рабочее состояние, сигнал уст исходное состояние с прямого вых гера 2 снимается. Триггер 1 остается 15 нам состоянии, тгк как передний ф пала поступает нг счетньш вход трнг момента снятия сигнала Установка ное состояние. Открывается ключ,ется инвертар 7 и нг-шнается заряд 20 тельного конденсатора 13 через рез 1514445 Формула изобретения Составитель Г. Артюх Техред Т, Курилко Редактор Т, Янова Корректор Е. Рожкова Заказ 1322/16 Изд.1361 Тирак 1029 Подписное ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий 113035, Москва, )К.35, Раушская наб., д. 4/5Типография, пр. Сапунова, 2 Если период следования импульсов...
Логический накопитель импульсов
Номер патента: 566361
Опубликовано: 25.07.1977
Автор: Пузик
МПК: H03K 25/04
Метки: импульсов, логический, накопитель
...меньше предепьно допустимого го с помощью апеменга 3 задержки и триггера 1 производится анализ второго импудьса поспедовагедьности на усдовие превышения дпитепьности импульса максимадьной ддитепьности помехи. На вход синхронизации триггера 1 поступает задержанный входной импульс с временем задержки 11 . На входы Д иК поступает входной импульс без задержки, Поэтому, если длительность входного импульса меньше времени 1на входахи К к моменту прихода импупьса синхронизации с отвода 19 эпеменга 3 задержки устанавливается сигнал 0", триггер 1 остается в исходном сосгоянии. Еспи входной импульс имеет длительность, большую времени 1 ттриггер 1 переключается впротивоположное состояние, элемент 6 закрывается, нв выходе инвергора 8...
Логический накопитель импульсов
Номер патента: 739746
Опубликовано: 05.06.1980
Автор: Пузик
МПК: H03K 25/04
Метки: импульсов, логический, накопитель
...входы 8 которого соединены с прямыми выходами формирователей 2,3, Инверсные выходы последних соединены с первыми вторым входами В В 8-триггера 4 и второй структуры И элемента И - ИЛИ - НЕ 10, третийвход второй структуры И которого соединенс выходом элемента НЕ 9 и с третьим входомВ В 8-триггера 4, Четвертый вход В триггера 4соединен с инверсным выходом триггера 1, сосчетными входами формирователя 3 и пересчет.ной декады 5, прямой выход триггера 1 соединен со счетным входом формирователя 2,выход пересчетной декады 5 соединен со счетным входом выходного триггера 6.Устройство работает следующим образом,В исходном состоянии ца входной шине 7 потенциал О", на выходе элемента НЕ 9 цинверсных выходах формирователей 2 и 3-уровень "1",...
Накопитель импульсов
Номер патента: 400035
Опубликовано: 01.01.1973
Автор: Хесин
МПК: H03K 23/58
Метки: импульсов, накопитель
...емкость, равную 2" - 1, где и - число разрядов счетчика.Цель изобретения - увеличение емкости накопителя на 1 единицу счета бем увеличения числа разрядов счетчика.Это обеспечивается введением в его схему линии задержки, соединяющей вход счетчика с дополнительным входом схемы совпадений. Емкость такого накопителя равна 2". Его применение обеспечит сокращение оборудования, необходимого для построения накопителя на заданную емкость. Накопитель работает следующим образом.В начальный момент все разряды счетчика 10 находятся в исходном состоянии; на входахсхемы совпадении сигналы отсутствуют. Каждый импульс попадает на один им входов схемы совпадений и через линию задержки на вход счетчика, После накопления в счетчике 15 2" - 1 импульсов...
Элемент для согласования насыщенных и ненасыщенных логических схем
Номер патента: 438119
Опубликовано: 30.07.1974
МПК: H03K 19/00
Метки: логических, насыщенных, ненасыщенных, согласования, схем, элемент
...тока через транзисторы 3 и 4 в любом логическом состоянии и состоящий из транзистора 6, на базу которого подается опорное напряжение, а эмиттер через резистор 7 связан с шиной эмиттерного питания,При подаче на входы А и В логической единицы, т. е, высокого уровня, эмиттерные переходы транзистора 1 смещаются в обратном направлении, напряжение на базе и коллекторе его, а также в точке т повышается. Транзистор 5 фиксирует потенциал точки т на уровне У=Увэ и обеспечивает тем самым потенциал в точке б, равный нулю, так как падение напряжения на транзисторе связи 4 также равно У,. Если использовать интегральные транзисторы 4 и 5, расположенные в одном кристалле и имеющие относительно малый разброс напряжений и их температурных...
Предыдущий патент: Дешифратор циклического кода
Следующий патент: Устройство для выполнения п-местных логических функций вида f=(xx., x., . xi; -. -(xxzx. k)из с
Случайный патент: Библиоггв. н. дегтярев и в. с. диденком. кл. g 01п 1108