Логический накопитель импульсов

Номер патента: 514445

Автор: Пузик

ZIP архив

Текст

ОПИСАНИЕ 514445ИЗОБРЕТЕН КЯ Яв 1 оз Советских Социалистических Республик(23) Приоритет Государственный комитет Совета Министров СССР по делам изобретений(53) УДК 621.373(088,8 Опубл вано 1 Да ткрыт бликован Авторизобретен. Пузик 71) Заявит ГИЧЕСКИЙ НАКОПИТЕЛЬ ИМПУЛЬСО рав 9 - 12 и конденсаторов 13 кие элемснть И - НЕ 15, 1 входных импульсов и выход Источники питания на схеме 5 В исходном состоянии спгнавыхода триггера 2 Установка таяния триггеры 1, 3., пересч и клоч 5 закрыты, а конденсат ряжсны чсрез резисторы 10, 1 О б 7. й тех Изобретенике. и 14, логичес, источник 17 18 накопителя, не показаны.лом с прямого исходного сосетная декада 4 оры 13, 14 раз и ннвсрторы относится к импульс ульсов,котоал, емз логи- трпгге- оответс выхоключаетановка в ода трнгв исходронт сиггера 1 до в псход- закрыва- накоппсторы 9,10. Для нскл 1 оченпя вл 1 соответственно на зар 14 элементы (на чер 5 срторав 6 и 7 выа 1:ра торным выходом. По п сг т 1 нг. сл 1 Ор к,Очсостояние, конденсата резистор 10 и ннверт О начнгет зар 5 нгться.1 верторов б и 7 енсаторов 13 и показаны) пнрытым коллеквторого пмпульОтнвапалажнас ряжается через конденсатор 14 яния ш яд канд теже не От с отрнходе СТ 51 В Н р 13 раз ор 6, а 1 чсска 51 уктурная элект акапителя.т триггер 1, триггер 3 В-тип ч 5, инверторы состоящий нз данг тр аемого н содерж одной ту 4, кпо итель 8 На чертеже схема предлаг Накопитель Я 5-типа, вых счетную декад костной накоп1 иггар а, пере 6,7,ем рсзисто Известен логическии накопитель импсодержащий входной триггер, на вхорого подан входной импульсный сигикостной накопитель, соединенный череческие элементы И - НЕ с входамиР 5-типа, выходной триггер О-типа, сствующие входы которого соединеныдом триггера К 5-типа,С пелью увеличения емкости накопуменьшения времени его восстановлпредлагаемый логический накопительны пересчетная декада, входы котороветственно соединены с выходами втриггера Й 5-типа, а выход соединенным входом триггера В-типа, кл 1 ач ивертора, причем входы одного инвертпосредственно, а второго через к;Оччены к соответствующему входу втриггера, их выходы соединены с входкостного накопителя, а вход управленчам соединен с выходом триггера Л 5 ителя и ения. Ввведей соотходного с счетдва инара не- подклюходи ого ами емя кло-типа. 1 Первым импульсом триггер 2 пере ся в рабочее состояние, сигнал уст исходное состояние с прямого вых гера 2 снимается. Триггер 1 остается 15 нам состоянии, тгк как передний ф пала поступает нг счетньш вход трнг момента снятия сигнала Установка ное состояние. Открывается ключ,ется инвертар 7 и нг-шнается заряд 20 тельного конденсатора 13 через рез 1514445 Формула изобретения Составитель Г. Артюх Техред Т, Курилко Редактор Т, Янова Корректор Е. Рожкова Заказ 1322/16 Изд.1361 Тирак 1029 Подписное ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий 113035, Москва, )К.35, Раушская наб., д. 4/5Типография, пр. Сапунова, 2 Если период следования импульсов менее расчетного, то по накоплению на пересчетной декаде определенного числа импульсов триггер 3 включается в состояние 1 сигналом с пересчетной декады 4. На выходе появляется положительный перепад напряжения по переднему фронту импульса входной последовательности, который сохраняется до окончания поступления импульсов, так как на информационном входе триггера 3 во время поступления импульсов постоянно сохраняется состояние 1. Номер импульса, по которому производится выдача выходного сигнала, определяется коэффициентом пересчета декады 4 и триггера 1 и равенЛ/= К+1где Л - номер импульса по которому производится выдача выходного сигнала;К - коэффициент пересчета декады 4 итриггера,1.По окончании последовательности импульсов или при периоде следования, большем расчетного, один из конденсаторов 13 или 14 заряжается до порога открывания элемента И - НЕ 15 или 16, происходит переключение триггера 2 в исходное состояние, с прямого выхода триггера 2 снимается сигнал Установка в исходное состояние, который возвращает схему в исходное состояние и за время разряда конденсатора 13 или 14 схема воссанавливаепся. С прямого Выхода триггера 2 снимается огибающая всей пачки импульсоч.Выходы триггера 1 и каскадов (на чертеже не показаны) пересчетной декады могут одновременно использоваться как делители частоть импульсов. 10 Логический накопитель импульсов, содержащий входной триггер, на вход которото подан входной импульсный сигнал, емкостноч накопитель, соединенный через логические элементы И - НЕ с входами триггера /х 5- Г 5 типа, выходной триггер В-типа, соответствующие входы которого соединены с выходом триггера - Р 5-типа, о т л и ч а ю щ и й с я тем, что, с целью увеличения емкости накопителя и уменьшения времени его восстановления, в 20 него введены пересчетная декада, входы которой соответственно соединены с выходами Водного триггера и триггера /с 5-типа, а выход соединен со счетным входом триггера Й- типа, ключ и два инвертора, причем входыодпого инвертора непосредственно, а второгочерез ключ подключены к соответствуОщем 1 входу входного триггера, их выходы соединены со входами емкостного накопителя, а вход ) правления ключом соединен с выходом триг гера с 5-типа.

Смотреть

Заявка

2106284, 14.02.1975

ПРЕДПРИЯТИЕ ПЯ Г-4190

ПУЗИК ВЛАДИМИР РОМАНОВИЧ

МПК / Метки

МПК: H03K 25/04

Метки: импульсов, логический, накопитель

Опубликовано: 15.05.1976

Код ссылки

<a href="https://patents.su/2-514445-logicheskijj-nakopitel-impulsov.html" target="_blank" rel="follow" title="База патентов СССР">Логический накопитель импульсов</a>

Похожие патенты