263726

Номер патента: 1156065

Опубликовано: 15.05.1985

Автор: Глазачев

МПК: G06F 7/52

Метки: множительное, параллельно-последовательное

...сумматоров 4 нескольких чисел согласно с таблицей состояний. Результат суммирования в группах с выходов поразрядных сумм сумматоров 4 подается на входы эле ментов 5 памяти группы, а с выходов переносов сумматоров 4 в . на входы элементов 6 памяти группы. Выход каждого разряда элементов 5 и 6 памяти группы соединен с входом сумматора 4 5 б нескольких чисел по весу на две группы более младшим (с большим номером), чем выход данного элемента памяти. Таким образом,. достигается сдвиг получаемого в каждом такте результата у на две группы вправо. Вторым тактом в первые разряды регистров 1 и 2 записываются значения второй группы,содержимое регистров 1 и 2 сдвигается и появляется на входах элементов И 3 группы, в элементы 5; 6 памяти группы...

Номер патента: 1709519

Опубликовано: 30.01.1992

Авторы: Крупянко, Симагин

МПК: H03M 1/10

Метки: аналого, параллельно-последовательных, преобразователей, цифровых

...этом положении переключателя легко определить с большой точностью качество стыковки в любой из 2 К точек, для выходы мультиплексора 11 и входы ЦАП 12 20 чего необходимо сигналами по входам 15 и 17 изменить величину переменного сигнала и уровень постоянного (фиг. 2 д). Подробное рассмотрение качества стыковки необходимо не только при контроле, но и при регулировке АЦП 19 в процессе настройки.При подключении к входам 16 устройства старших разрядов АЦП 19 может быть проведена правильность работы остальной цифровой части АЦП 19.Предложенное устройство позволяет с помощью простых средств контролировать погрешность ППАЦП, определить запасы точности (погрешности) в пределах заданного допуска и, в случае необходимости, провести регулировку....

Номер патента: 261449

Опубликовано: 01.01.1970

Автор: Лыткин

МПК: H04L 1/00

Метки: двоичных, последовательности, регистрации, сигналов

...сигнала посредством предлагаемого устройства в режиме компенсацииошибок при) , происходит следующимобразом.В данных условиях в каждом пакете единиц(так же, как и нулей, в отсутствие краевыхискажений) не хватает несколько временныхотметок (фиг, 2, а), вследствие чего делительчастоты 5 сбрасывается, не окончив полногоцикла, и потеряется одна двоичная единица,, е. произойдет ошибка обработки.Для компенсации этой ошибки в последовательность выходных единиц через схемуИЛИ 8 добавляется один двоичный элемент(импульс), сформированный из импульса двоичного триггера и совпадающий с одним изпервых импульсов последующего пакета нулей(фиг, 2, б и 2, в), Также компенсируется потерянный нуль; с той только разницей, чтоиспользуется схема ИЛИ...

Номер патента: 1075408

Опубликовано: 23.02.1984

Авторы: Сильченко, Стогний

МПК: H03K 13/24

Метки: кода, параллельного, последовательный, преобразования

...И соединенысоответственно с первым и третьим входами блока, выход первого элемента И соединен с первым входом элемента ИЛИ, второй вход которого подключен к второму входу блока, первыйвход второго элемента И соединен счетвертым входом блока, второй входвторого элемента И подключен к седьмому входу блока, выход второго элемента И - к третьему входуэлемента ИЛИ и к входу установки внуль распределителя, выход эле -мента ИЛИ соединен с входом установки в единицу первого триггера,вход установки в нуль которогоподключен к пятому входу блока, шестой вход блока соединен с объединенными первыми входами третьего ичетвертого элементов И, вторые входы которых подключены к соответствующим выходам первого триггера, выход четвертого элемента И...

Номер патента: 785865

Опубликовано: 07.12.1980

Авторы: Малахов, Сосин

МПК: G06F 5/04

Метки: кода, параллельного, последовательный, преобразования

...входам устройства (3=1,п; )с= 3, 3+п3+7 п), причем выходы сдвиговых регистров соединены со вторыми входами элементов И, управляющие входы разрешения сдвига сдвиговых регистров соединены с первыми входами соответствующих элементов И,управляющие входы разрешения приема кода соединены со вторым выходом синхронизатора.На чертеже представлена структур- ЗО .ная схема устройства для преобразования параллельного кода в последдвательный.Устройство содержит и сдвиговых регистров 1, элементы И 2, генератор 35 3, синхронизатор 4, дешифратор 5, входы которого подключены к выходам счетчика б, а выходы - к пернымнходам элементов И 2 и управляющим входам разрешения сдвига регистров 1, 4 О 3-й выход дешифратора 5 подключен к первому входу элемента И 2 и...