Коррекционное устройство с дискретным управлением
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Номер патента: 250205
Автор: Даньшов
Текст
й .ИСАН БРЕТЕН 250205 оюз Соаетек алиатичаокихРеспублик АВТОРСКОМУ СВИДЕТЕЛЬСТ т авт. свидетельствависи мое 21 а 1, 13/О1243944/26,Ч. аявле аявкис присоединением ПК Н 041 Комитат по делам зобретений и открытий при Соеете Миниотроа СССР(088.8) публикования описания 22,1.1970 Автор зобретения Н, П. Даньшо Заявитель чно-исследовательскии инстит вяз ент альныи ОРРЕКЦИОННОЕ УСТРОИСТВО С ДИСКРЕТНЬ УПРАВЛЕНИЕМ2 Известны коррекционные устройства с,дискретньим управлением, снабженные управляем ым,делителем.Цель изобретения - уменьшить время, затрачиваемое на фазирование. Достигается это тем, что в предложенном устройстве вход установин делителя в исходном состояиии подключен к одному выходу интегратора, вход которого через ключ и управляющий триггер соединен с формирователем фронтов двоичных посылок, а второй,выход интеграгора соединен со вторьзм входом управляющего триггера,Блок-схема устройства,изображена на чертеже.Последовательность импульсов высокой частоты поступает через блок 1 управления на управляемый делитель 2. Импульсный сипнал с выхода делителя 2 поступает на фазовый дискриминатор 8, в котором сравнивается фаза характеристических моментов модуляции с фазой та,ктовой частоты.С выхода дискриминатора д сигнал через реверсивный счетчик 4 поступает на блок уп. равления, где происходит добавление или вычитание,импульсов высокочастотной гребенки, в результате чего изменяется фаза стробирующего импульса. После длнтельного,перерыва;в работе,канала связи или при включении аппаратуры сгробирующий импульс с равной вероятностью может находиться в любой точке посыл ки. При длительном перерыве управляющийтриггер 5;перебрасывается в такое состояние, что;ключ б открыт и сигналы с непоказанного,на чертеже формирователя фронта двоичных посылок, подключенного ко входу О 9, поступают,на интегратор 8, Один выходингегратора 8 подключен ко входу триггера 5, Сипналы, снимаемые с этого выхода, перебрасывают триггер б, который закрьивает ключ б, Сипнал с другого выхода интегратора 8 по дается на делитель 2 и устанавливает его висходное состояние.Предмет изобретенияКоррекционное устройство с дискретным О управлением, содержащее управляемый делитель, отличающееся тем, что, с целью уменьшения времени фазирования, вход установки делителя в исходное состояние подключен к одному выходу интегратора, вход которого че рез ключ и управляющий триггер соединен сформирователем фронтов двоичных посылок, а второй выход интегратора соединен со вторым входом управляющего триггера.250205 Составитель Карповедактор Н. С. Коган Техред А. А, Камышникова Корректоры; б, Нетрови А, Николаев шография, пр, Сапунова, 2 Заказ 3557/9 Тираж 480ЦИИИПИ Комитета по делам изобретений и открытМосква Ж, Раушская на Подп,испо при Совете Министров СССР д, 4/5
СмотретьЗаявка
1243944
Н. П. Даньшов Центральный научно исследовательский институт
МПК / Метки
МПК: H03K 5/007
Метки: дискретным, коррекционное, управлением
Опубликовано: 01.01.1969
Код ссылки
<a href="https://patents.su/2-250205-korrekcionnoe-ustrojjstvo-s-diskretnym-upravleniem.html" target="_blank" rel="follow" title="База патентов СССР">Коррекционное устройство с дискретным управлением</a>
Устройство управления блоками памяти
Номер патента: 2001430
Опубликовано: 15.10.1993
Автор: Рыбин
МПК: G06F 12/08
...20 25 30 35 40 45 50 55 элементов И блока выбора памяти, выход -го элемента ИЛИ подключен ко второму входу 1-го элемента И, выход которого соединен с синхровходом 1-го триггера, вход установки в единичное состояние первого триггера соединен с входом установки остальных триггеров в нулевое состояние и входом начальной установки устройства. Схема устройства представлена на чертеже,Устройство содержит регистр 1, дешифратор 2, блок выбора памяти 3, который включает триггеры 4, элементы И 5, элементы ИЛИ 6, элемент задержки 7, информационные входы 8, вход 9 записи, вход 10 начальной установки, выходы 11 управления блоками памяти.Введение блока выбора памяти в устройство управления блоками памяти отличает его от прототипа тем, что действие...
Устройство для управления блоками памяти
Номер патента: 636676
Опубликовано: 05.12.1978
Автор: Пресняков
МПК: G11C 9/00
...сигналу, поступающему на вход 15, производится запись в секцию информации с 4информационных входов 16.П 15 и отсутствии блокирующего сигналаили после его окончания на управляющемвходе выходного коммутатора на информационные выходы 18 выдается информацияиэ выбираемой секции памяти, которая определяется дешифратором 7 выбираемой секции, подающего сигнал на один из управляющих входов 19 выходных коммутаторов 9,Для синхронизации записи информацииодин из входов схем И 14 соединен с ышиной 20 Запись,Дешифратор 6 сигналов управления построен так, что для всех адресных коммутаторов, соответстнунц 1 х тем секци 5 м пам 51- тн, поме 1 а которых меньше, чем код, содержацийся в младшей части 3 адресного регистра 1, формируется управляющий...
Блок управления многофазным импульсным стабилизатором
Номер патента: 1123085
Опубликовано: 07.11.1984
Авторы: Кадацкий, Кривозубов, Сиротин, Яковлев
МПК: H02P 13/16
Метки: блок, импульсным, многофазным, стабилизатором
...5 синхроимпульсов блока 4 управления многофазным импульсным стабилизатором выходом подключен к входным цепям первого .6 и вто;рого 7 формирователей тактовых импульсов и Формирователя 19 импульсов синхронизации широтно-импульсно"го модулятора. Выход Формирователя 1подключен к одному из входов широтно-импульсного модулятора 11, другойвход подключен к выходу блока 15сравнения,Один иэ входов блока 15 сравненияподключен к источнику опорного напряжения, другой - к нагрузке 3, К нагрузке 3 параллельно или последовательно подключены выходные цепи преобразовательных Фаз 2, Выход широтноимпульсного модулятора 11 подключенк входным цепям второго 9 и третьего 10 Формирователей строб-импульсов.Выход второго Формирователя 9 под-ключен к общей...
Устройство для управления блоками памяти
Номер патента: 706881
Опубликовано: 30.12.1979
Автор: Кулагин
МПК: G11C 29/00
...элемента ИЛИ, Входы элемента ИЛИ.соединены с выходами элементов И соответственно, а вы-хоК трйггера регенерации подключен к первому входу второго элемента И, второй вход которого подсоединен к выходу одновибратора.На чертеже представлена блок-схема устройства.Устройство содержит счетчик 1 адресоврегенерации, блок 2 вывода адресов, генератор 3 ияпульсов регенерации , триггер 4 состояния блока памяти, блок 5 синхронизации, триггер 6 регенерации, одновибратор 7 первый элемент И 8, второй элемент И 9; элемент ИЛИ 10.Работает устройство следующим образом. фф. При поступлении импульсов на вход Обращение к БП 11 блока 5, синхронизации и отсутствии сигнала Занято 12, идейтифицирующее состояние регенерации или обращение ЗУ, вырабатывается сигнал...
Устройство управления для блоков памяти с разрешением неоднозначности
Номер патента: 744727
Опубликовано: 30.06.1980
Автор: Хаскин
МПК: G11C 15/00
Метки: блоков, неоднозначности, памяти, разрешением
...2 И потенциал соответствует логической единице, потенциалы на входах сумматоров 3 по модулю 2 также соответствуют логической елинице, вследствие "этогбна выхолах сумматоров 3 по модулю 2 потенциал соответствует логическому нулю и триггерызаперты по вхолу 6 лля прохожления тактовых сигналов. При поступлении кола вхолиой информации он записывается в триггеры 1 иустанавливается на их выходах 8. Так как выхол каждого элемента 2 И соелннен с левым входом соселнего элемента 2 И, то первый (считая слева) потенциал, соответствующий логическому нулю на выходе 8 триггера 1, установит потенциал логического нуля на выходе связанного с ним элемента 2 И и всех элементов 2 И, расположенных справа.Таким образом, код входной информации,записанный в...
Предыдущий патент: Токоприемник элекгроподвижного состава
Следующий патент: Патентнотехническая библиотекав. л. воронель10
Случайный патент: Подъемное устройство