249045

ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Сова Советвкив Социалистические РеспубликЗависимое от авт. свидетельстваЗаявлено 15.Ч,1968 ( 123293 И 8-24) Кл, 42 пта, 5/06 21 а 1, 36/18 нением заявкиис ПриоритетОпубликовано 18.Ч 11.1969. БюллетеньДата опубликования описания 22,ХП.1969 1 ПК 6 061 Н 031 УДК 681,326.34:621,316.йотвитет ио делаюобретеннЯ и открытиЯри Совете Министров 31.1.1 ь ЮЗЙАЯ ИА.ЕНТБОТЕХ 11 И 1 ЕС 1 АИ БИБЛИОТЕКА Авторизобретени 1 О. С. Лысенко Военная инженерная академия им. ф. Э, Дзержинскоаявитель ЛЕКТРОННЫЙ КОММУТАТОР КАНАЛОВ Изобретение относится к области автоматики и вычислительной техники.Известны электронные коммутаторы каналов, содержащие распределитель импульсов,ключевые схемы, шины записи, многоканальное запоминающее устройство, генератор импульсов.В указанных коммутаторах общее время одного цикла считывания постоянно, не зависимоот того, все или только часть дорожек запоминающего устройства были заняты записанной информацией.Целью изобретения является создание коммутатора, обеспечивающего сокращение времени цикла считывания информационных каналов, в которых, отсутствует запись.Это достигается тем, что предлагаемый коммутатор содержит схему НЕТ, триггеры,схемы И. Схема НЕТ по выходу соединена с распределителем импульсов, а по управляющему входу - с триггером управления,первый вход которого через диоды подключенк выходам схем И. Шины записи через диоды подключены к первым входам триггеров,выходы триггеров подключены к первым входам схем И, вторые входы которых подключены к соответствующим выходам распределителя, а вторые входы всех триггеров подключены к соответствующим шинам импульсов сброса,На чертеже изображена схема предложенного устройства.Электронный коммутатор каналов содержитраспределитель 1 импульсов, ключевые схемы5 2, шины записи 3, многоканальное запоминающее устройство 4, схему НЕТ 5, триггеры 6,триггер управления 7, диоды 8, схемы И 9,шины 10 - 14 импульсов сброса, шину 15 импульсов синхронизации.10Запоминающее устройство 4 выполнено намагнитном цилиндре и позволяет вести записьпо и параллельным шинам 3 (каналам), асчитывание ведется лишь с того канала, клю 15 чевой элемент которого открыт, т. е. последовательно,В качестве импульсов синхронизации используется независимая импульсная последовательность. Период следования импульсов20 синхронизации выбирается много меньшимвремени оборота магнитного цилиндра запоминающего устройства 4. Импульсы синхронизации через схему НЕТ 5 поступают на распределитель 1, который последовательно про 25 изводит открывание ключевых схем 2 длясчитывания информации с запоминающегоустройства 4 и передачи ее в электроннуюцифровую вычислительную машину.При отсутствии информации в шинах 330 записи, время, отводимое на каждый канал,249045 Предмет изобретения Сост а в ит ель Е. МаксимовТехред Л. Л, Камышник,оррсктор Г. С. Мухин ба дактор Э Заказ 3428,11 Тираж 480 ПодписцоЦНИИПИ Комитета по делам изооретеццй и открытий прц Совете Мцпцстров СССМосква )К, Раушская, наб., д. 4/5 шографи пр. Сапунов будет определяться периодом следования импульсов синхронизации.В случае, если по шинам 8 записи поступила информация, это будет зафиксировано триггерами б через диоды 8, Соответствующий 5 триггер б воздействует на одну из схем И 9 своего канала, На выходе этой схемы И 9 импульс может появиться только в том случае, если на ее другой вход поступит импульс от распределителя 1, который открывает клю чевую схему 2 данного канала. Импульс, снимаемый с этой схемы И 9, поступает через соответствующий диод 8 на один из входов триггера 7 управления, который, воздействуя на схему ЙЕТ 5, предотвращает поступле ние импульсов синхронизации,на распределитель 1, и распределитель 1 фиксирует свое состояние до тех пор, пока электронная вычислительная машина не произведет обработку информации с данного канала и не выдаст 20 импульс сброса, который вернет триггер 7 г исходное состояние, Схема НЕТ 5 будет открыта для импульсов. синхронизации, и произойдет 11 ереключеппе на следующий канал. Электронный коммутатор каналов, содержащий распределитель импульсов, соединенный по выходам с первыми входами ключевых схем, шины записи, подключенные через многоканальное запоминающее устройство ко вторым входам ключевых схем, отличающийся тем, что, с целью получения возможности сокращения времени цикла считывания информации, он содержит схему НЕТ, триггеры, схемы И, причем схема НЕТ по выходу соединена с распределителем импульсов, а по управляющему входу - с триггером управления, первый вход которого через диоды подключен к выходам схем И, а шины записи через диоды подключены к первым входам триггеров, выходы триггеров подключены и первым входам схем И, вторые входы которых подключены к соответствующим выходам распределителя, а вторые входы всех триггеров подключены к соответствующим шинам импульсов сброса.